JPH0548101A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】ゲート絶縁膜を均一な厚さに堆積させ、ゲート
電極の側縁付近におけるゲート絶縁膜の絶縁耐圧も十分
に確保して、ゲート電極とソース，ドレイン電極との間
の短絡発生を確実に防ぐ。 【構成】基板１上にゲート電極形成領域Ａを除いて下地
絶縁膜２を形成しておき、金属膜３の成膜およびそのエ
ッチングにより前記ゲート電極形成領域Ａ内にゲート電
極３ａを形成した後、このゲート電極３ａの側面および
上面を順次陽極酸化して酸化絶縁層３b1，３b2を生成さ
せることにより、ゲート電極３ａの側面と下地絶縁膜２
の側面との間の隙間をなくすとともに、ゲート電極３ａ
の表面（酸化絶縁層３b2の表面）を下地絶縁膜２の表面
と面一にして、その上にゲート絶縁膜４を成膜する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関するものである。

【０００２】

【従来の技術】薄膜トランジスタは、例えばアクティブ
マトリックス液晶表示素子の能動素子等に用いられてい
る。

【０００３】この薄膜トランジスタは、ガラス等からな
る絶縁性基板の上にゲート電極を形成し、その上にゲー
ト絶縁膜を形成するとともに、このゲート絶縁膜の上に
半導体層およびソース，ドレイン電極を形成する方法で
製造されている。

【０００４】

【発明が解決しようとする課題】ところで、上記薄膜ト
ランジスタのゲート絶縁膜は、一般にプラズマＣＶＤ法
によって成膜されているが、この場合、基板上にはゲー
ト電極が形成されているため、基板上へのゲート絶縁膜
の成膜に際して、その堆積厚さが基板とゲート電極との
間の段差部において極端に薄くなり、そのため、ゲート
電極の側縁付近におけるゲート絶縁膜の絶縁耐圧が悪く
なって、ゲート電極とソース，ドレイン電極との間に短
絡を発生するおそれがある。

【０００５】本発明の目的は、基板上にゲート電極を形
成した後のゲート絶縁膜の成膜に際してこのゲート絶縁
膜を均一な厚さに堆積させ、ゲート電極の側縁付近にお
けるゲート絶縁膜の絶縁耐圧も十分に確保して、ゲート
電極とソース，ドレイン電極との間の短絡発生を確実に
防ぐことができる薄膜トランジスタの製造方法を提供す
ることにある。

【０００６】

【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、絶縁性基板上にゲート電極形成領域を
除いて下地絶縁膜を形成する工程と、この下地絶縁膜お
よび前記基板のゲート電極形成領域の上に前記下地絶縁
膜の膜厚より薄い厚さに金属膜を成膜する工程と、前記
金属膜の上にレジストマスクを形成してこの金属膜をエ
ッチングし、前記ゲート電極形成領域内に前記金属膜か
らなるゲート電極を形成する工程と、前記レジストマス
クを残したまま前記ゲート電極の側面を陽極酸化し、こ
のゲート電極の側面に、前記下地絶縁膜の側面に接する
厚さに酸化絶縁層を生成させる工程と、前記レジストマ
スクを除去し、この後、前記ゲート電極の上面を陽極酸
化して、このゲート電極の上に、表面が前記下地絶縁膜
の表面と面一になる厚さに酸化絶縁層を生成させる工程
と、前記ゲート電極の上の酸化絶縁層および前記下地絶
縁膜の上にゲート絶縁膜を成膜し、その上に半導体層お
よびソース，ドレイン電極を形成する工程とからなるこ
とを特徴とするものである。

【０００７】

【作用】すなわち、本発明は、基板上にゲート電極形成
領域を除いて下地絶縁膜を形成しておき、金属膜の成膜
およびそのエッチングにより前記ゲート電極形成領域内
にゲート電極を形成した後、このゲート電極の側面およ
び上面を順次陽極酸化して酸化絶縁層を生成させること
により、ゲート電極の側面と下地絶縁膜の側面との間の
隙間をなくすとともに、ゲート電極の表面（酸化絶縁層
の表面）を前記下地絶縁膜の表面と面一にして、ゲート
絶縁膜の成膜面を段差のない平坦面とし、その上にゲー
ト絶縁膜を成膜するものである。

【０００８】このようにゲート絶縁膜の成膜面を段差の
ない平坦面にできるのは、金属を酸化させるとその体積
が増大するためであり、前記ゲート電極の側面を陽極酸
化すると、この電極側面に生成した酸化絶縁層を含むゲ
ート電極幅が広がり、ゲート電極の側面と下地絶縁膜の
側面との間の隙間がなくなる。また、前記ゲート電極の
上面を酸化させると、このゲート電極の上に生成した酸
化絶縁層を含むゲート電極の膜厚が厚くなるため、下地
絶縁膜の膜厚より薄い厚さにゲート電極を形成しておい
てその上面を、生成する酸化絶縁層の表面が下地絶縁膜
の表面と面一になるまで陽極酸化してやれば、この後に
成膜するゲート絶縁膜の成膜面が段差のない平坦面にな
る。

【０００９】そして、このようにゲート絶縁膜の成膜面
が段差のない平坦面であれば、ゲート絶縁膜の成膜に際
して、このゲート絶縁膜が均一な厚さに堆積するため、
ゲート電極の側縁付近におけるゲート絶縁膜の絶縁耐圧
も十分である。

【００１０】しかも、本発明によれば、ゲート電極の上
の絶縁層が、ゲート電極の上に生成させた酸化絶縁層
と、その上に成膜したゲート絶縁膜との二層膜になるた
め、ゲート電極とソース，ドレイン電極との間の絶縁耐
圧はさらに高くなる。

【００１１】

【実施例】以下、本発明の一実施例を、アクティブマト
リックス液晶表示素子の能動素子である薄膜トランジス
タの製造を例にとって説明する。

【００１２】図１は薄膜トランジスタの製造工程図であ
り、ここでは逆スタガー型と呼ばれる薄膜トランジスタ
の製造工程を示している。この薄膜トランジスタは次の
ようにして製造する。

【００１３】［工程１］まず、図１（ａ）に示すよう
に、ガラス等からなる透明な絶縁性基板１の上に、ゲー
ト電極形成領域（ゲート電極およびその配線部の形成領
域）Ａを除いて下地絶縁膜２を形成する。

【００１４】この下地絶縁膜２は、プラズマＣＶＤ法に
よって基板１上のほぼ全面にＳi Ｎ（窒化シリコン）膜
を成膜し、このＳi Ｎ膜のゲート電極形成領域Ａに対応
する部分をエッチング除去して形成する。この下地絶縁
膜２は、基板１上に形成するゲート電極の厚さより十分
厚い膜厚（例えば約５００ｎｍ）に形成する。

【００１５】［工程２］次に、図１（ｂ）に示すよう
に、上記下地絶縁膜２および基板１のゲート電極形成領
域Ａの上に、スパッタリング法によって、下地絶縁膜２
の膜厚（約５００ｎｍ）より若干薄い厚さ（約４００ｎ
ｍ）に金属膜３を成膜する。なお、この金属膜３には、
Ｃr ，Ｔa ，Ｔa −Ｍo 合金，Ａl またはＡl に微量の
Ｔi を含有させたＴi 含有Ａl 等の金属を用いる。

【００１６】［工程３］次に、図１（ｂ）に示したよう
に、上記金属膜３の上に、基板１のゲート電極形成領域
Ａの上に形成するゲート電極およびその配線部の形状に
応じたパターンのレジストマスクＭを形成してこの金属
膜３をエッチングし、図１（ｃ）に示すように、基板１
上のゲート電極形成領域Ａ内に前記金属膜３からなるゲ
ート電極３ａおよびその配線部（図示せず）を形成す
る。

【００１７】この場合、上記レジストマスクＭは、その
形成誤差を見込んで、ゲート電極形成領域Ａの幅より若
干小さい幅に形成する。このような幅にレジストマスク
Ｍを形成すれば、レジストマスクＭの形成位置がずれた
場合でも、ゲート電極３ａおよびその配線部（以下、配
線部を含んでゲート電極という）をゲート電極形成領域
Ａ内のみに形成できるから、このゲート電極３ａの側縁
部が下地絶縁膜２の上に重なって、下地絶縁膜２上に突
出してしまうことはない。

【００１８】［工程４］図１（ｄ）に示すように、ゲー
ト電極３ａの上のレジストマスクＭを残したままゲート
電極３ａの側面を陽極酸化し、このゲート電極３ａの側
面に、下地絶縁膜２の側面に接する厚さに酸化絶縁層３
b1を生成させる。

【００１９】このゲート電極３ａの陽極酸化は、その配
線部の端部の上のレジストマスクＭだけを部分的に除去
して、この配線部の端部をクリップ型コネクタ等により
直流電源の陽極に接続し、基板１を電解液（例えばゲー
ト電極３ａがＡl 膜またはＴi 含有Ａl 膜である場合は
ホウ酸アンモニウム溶液）中に浸漬してゲート電極３ａ
を電解液中に配置した対向電極（陰極）と対向させ、ゲ
ート電極３ａと対向電極との間に電圧を印加して行な
う。

【００２０】このように電解液中においてゲート電極３
ａと対向電極との間に電圧を印加すると、陽極であるゲ
ート電極３ａの電解液に接している側面が化成反応を起
して陽極酸化されて行く。そして、金属を酸化させる
と、その体積が増大するため、上記のようにゲート電極
３ａの側面を陽極酸化すると、この電極側面に生成した
酸化絶縁層３b1を含むゲート電極幅が広がり、ゲート電
極３ａの側面と下地絶縁膜２の側面との間の隙間がなく
なる。

【００２１】なお、酸化絶縁層３b1の生成厚さは基本的
には印加電圧によって決まるが、酸化絶縁層３b1が成長
して下地絶縁膜２の側面との間の隙間がなくなると、ゲ
ート電極３ａの非酸化面が電解液に触れなくなるため、
この時点で印加電圧に関係なく酸化の進行が停止する。

【００２２】また、上記ゲート電極３ａの側面と下地絶
縁膜２の側面との間の隙間は、上記レジストマスクＭの
形成誤差によるゲート電極３ａの位置ずれや、ゲート電
極３ａの側面のエッチング状態等によって異なるため、
ゲート電極３ａの各側面に生成する酸化絶縁層３b1が同
時に下地絶縁膜２の側面に接するとは限らないが、酸化
絶縁層３ａが下地絶縁膜２の側面に接するまで成長して
いない部分には電解液が接しているため、ある程度の時
間電圧を印加し続ければ、この部分の酸化絶縁層３b1も
下地絶縁膜２の側面に接するまで成長するから、最終的
には、ゲート電極３ａの各側面の全ての箇所と下地絶縁
膜２の側面との間の隙間が完全になくなる。

【００２３】［工程５］次に、図１（ｅ）に示すよう
に、ゲート電極３ａの上のレジストマスクＭを全て除去
し、この後、上記電極側面の陽極酸化と同様にしてゲー
ト電極３ａの上面を陽極酸化し、このゲート電極３ａの
上にも、酸化絶縁層３b2を生成させる。

【００２４】このようにゲート電極３ａの上面を陽極酸
化すると、ゲート電極３ａの上面の酸化領域の堆積が増
大して、酸化絶縁層３b2を含むゲート電極３ａの膜厚が
厚くなって行く。

【００２５】このゲート電極３ａの上面の陽極酸化は、
電極上に生成する酸化絶縁層３b2の表面が下地絶縁膜２
の表面と面一になるまで行なう。なお、この酸化絶縁層
３b2の生成厚さは前述したように印加電圧によって決ま
るため、あらかじめ酸化試験を行なって適正な印加電圧
値を求めておき、この値に印加電圧を制御すれば、ゲー
ト電極３ａ上に、表面が下地絶縁膜２の表面と面一にな
る厚さに酸化絶縁層３b2を生成させることができる。

【００２６】このように上記ゲート電極３ａの上面を陽
極酸化してやれば、このゲート電極３ａの上の酸化絶縁
層３b2の表面と下地絶縁膜２の表面とが段差のない平坦
面になる。

【００２７】［工程６］次に、図１（ｆ）に示すよう
に、上記ゲート電極３ａの上に生成させた酸化絶縁層３
b2および下地絶縁膜２の上に、Ｓi Ｎからなるゲート絶
縁膜４を成膜し、その上にａ−Ｓi （アモルファスシリ
コン）からなるｉ型半導体層５を形成するとともに、こ
のｉ型半導体層５のチャンネル領域の上にＳi Ｎからな
るブロッキング絶縁膜６を形成し、さらに前記ｉ型半導
体層５の両側部の上に、不純物をドープしたａ−Ｓi か
らなるｎ型半導体層７を介してソース電極８とドレイン
電極９およびその配線部を形成して、薄膜トランジスタ
を完成する。

【００２８】なお、これらは、ゲート絶縁膜４とｉ型半
導体層５とブロッキング絶縁膜６とをプラズマＣＶＤ法
により連続して成膜し、ブロッキング絶縁膜６とｉ型半
導体層５とを順次パターニングした後、ｎ型半導体層７
をプラズマＣＶＤ法により成膜するとともに、その上に
金属膜（例えばＣr 膜等）をスパッタリング法により成
膜し、この金属膜とその下のｎ型半導体層７とをソー
ス，ドレイン電極８，９の形状にパターニングする方法
で形成する。

【００２９】また、図１（ｆ）において、１０は上記ゲ
ート絶縁膜４の上に形成した画素電極であり、この画素
電極１０は上記薄膜トランジスタのソース電極８に接続
されている。なお、この画素電極１０は、ＩＴＯ等の透
明導電膜を成膜し、この透明導電膜をパターニングして
形成する。

【００３０】上記薄膜トランジスタの製造方法によれ
ば、基板１上にゲート電極３を形成した後のゲート絶縁
膜４の成膜に際して、このゲート絶縁膜４を均一な厚さ
に堆積させることができる。

【００３１】すなわち、上記製造方法は、基板１上にゲ
ート電極形成領域Ａを除いて下地絶縁膜２を形成してお
き、金属膜３の成膜およびそのエッチングにより前記ゲ
ート電極形成領域Ａ内にゲート電極３ａを形成した後、
このゲート電極３ａの側面および上面を順次陽極酸化し
て酸化絶縁層３b1，３b2を生成させることにより、ゲー
ト電極３ａの側面と下地絶縁膜２の側面との間の隙間を
なくすとともに、ゲート電極３ａの表面（酸化絶縁層３
b2の表面）を下地絶縁膜２の表面と面一にして、ゲート
絶縁膜４の成膜面を段差のない平坦面とするものであ
る。

【００３２】そして、このようにゲート絶縁膜４の成膜
面が段差のない平坦面であれば、ゲート絶縁膜４の成膜
に際して、このゲート絶縁膜４が均一な厚さに堆積する
ため、ゲート電極３ａの側縁付近におけるゲート絶縁膜
４の絶縁耐圧も十分になる。

【００３３】しかも、上記製造方法で薄膜トランジスタ
を製造すると、ゲート電極３ａの上の絶縁層が、ゲート
電極３ａの上に生成させた酸化絶縁層３b2と、その上に
成膜したゲート絶縁膜４との二層膜になるため、ゲート
電極３ａとソース，ドレイン電極８，９との間の絶縁耐
圧はさらに高くなる。

【００３４】したがって、上記製造方法によれば、ゲー
ト電極３ａの側縁付近におけるゲート絶縁膜４の絶縁耐
圧も十分に確保して、ゲート電極３ａとソース，ドレイ
ン電極８，９との間の短絡発生を確実に防ぎ、信頼性の
高い薄膜トランジスタを製造することができる。

【００３５】なお、上記実施例では、逆スタガー型薄膜
トランジスタの製造について説明したが、本発明は、ソ
ース，ドレイン電極をゲート絶縁膜とｉ型半導体層との
間に形成した逆コプラナー型薄膜トランジスタの製造に
も適用することができる。

【００３６】

【発明の効果】本発明によれば、基板上にゲート電極を
形成した後のゲート絶縁膜の成膜に際してこのゲート絶
縁膜を均一な厚さに堆積させ、ゲート電極の側縁付近に
おけるゲート絶縁膜の絶縁耐圧も十分に確保して、ゲー
ト電極とソース，ドレイン電極との間の短絡発生を確実
に防ぐことができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す薄膜トランジスタの製
造工程図。

【符号の説明】

１…基板、Ａ…ゲート電極形成領域、２…下地絶縁膜、
３…金属膜、３ａ…ゲート電極、３b1，３b2…酸化絶縁
層、４…ゲート絶縁膜、５…ｉ型半導体層、６…ブロッ
キング絶縁膜、７…ｎ型半導体層、８…ソース電極、９
…ドレイン電極、１０…画素電極、Ｍ…レジストマス
ク。

Claims (1)

【特許請求の範囲】
1. 【請求項１】絶縁性基板上にゲート電極形成領域を除い
   て下地絶縁膜を形成する工程と、 この下地絶縁膜および前記基板のゲート電極形成領域の
   上に前記下地絶縁膜の膜厚より薄い厚さに金属膜を成膜
   する工程と、 前記金属膜の上にレジストマスクを形成してこの金属膜
   をエッチングし、前記ゲート電極形成領域内に前記金属
   膜からなるゲート電極を形成する工程と、 前記レジストマスクを残したまま前記ゲート電極の側面
   を陽極酸化し、このゲート電極の側面に、前記下地絶縁
   膜の側面に接する厚さに酸化絶縁層を生成させる工程
   と、 前記レジストマスクを除去し、この後、前記ゲート電極
   の上面を陽極酸化して、このゲート電極の上に、表面が
   前記下地絶縁膜の表面と面一になる厚さに酸化絶縁層を
   生成させる工程と、 前記ゲート電極の上の酸化絶縁層および前記下地絶縁膜
   の上にゲート絶縁膜を成膜し、その上に半導体層および
   ソース，ドレイン電極を形成する工程と、 からなることを特徴とする薄膜トランジスタの製造方
   法。