JPH0548334A - Ｃｍｏｓ発振回路 - Google Patents
Ｃｍｏｓ発振回路Info
- Publication number
- JPH0548334A JPH0548334A JP3199709A JP19970991A JPH0548334A JP H0548334 A JPH0548334 A JP H0548334A JP 3199709 A JP3199709 A JP 3199709A JP 19970991 A JP19970991 A JP 19970991A JP H0548334 A JPH0548334 A JP H0548334A
- Authority
- JP
- Japan
- Prior art keywords
- cmos
- power supply
- inverters
- voltage
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 発振停止や異常発振等を伴うことなく、広範
囲の電源電圧に柔軟に対応でき安定に発振するＣＭＯＳ
発振回路を提供する。 【構成】 電源電圧検出部からの低電圧／高電圧検出信
号により発振回路部のＮＭＯＳスイッチＮ3とＰＭＯＳ
スイッチＰ3とをオン／オフさせて、並列接続したＮＭ
ＯＳトランジスタＮ1，Ｎ2とＰＭＯＳトランジスタ
Ｐ1，Ｐ2のうちＮ2とＰ2とを発振／停止させ、外部から
見たＣＭＯＳインバータのゲインｇmを低電圧時は高
く、高電圧時には低く設定する。 【効果】 発振可能最低電圧との間にマージンが十分に
あり、しかも、高電圧時に高調波成分による異常発振を
生じることがなく、広い電源電圧範囲で安定に動作可能
なＣＭＯＳ発振回路が得られる。
囲の電源電圧に柔軟に対応でき安定に発振するＣＭＯＳ
発振回路を提供する。 【構成】 電源電圧検出部からの低電圧／高電圧検出信
号により発振回路部のＮＭＯＳスイッチＮ3とＰＭＯＳ
スイッチＰ3とをオン／オフさせて、並列接続したＮＭ
ＯＳトランジスタＮ1，Ｎ2とＰＭＯＳトランジスタ
Ｐ1，Ｐ2のうちＮ2とＰ2とを発振／停止させ、外部から
見たＣＭＯＳインバータのゲインｇmを低電圧時は高
く、高電圧時には低く設定する。 【効果】 発振可能最低電圧との間にマージンが十分に
あり、しかも、高電圧時に高調波成分による異常発振を
生じることがなく、広い電源電圧範囲で安定に動作可能
なＣＭＯＳ発振回路が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳ発振回路に係
り、特に、コードレス電話子機のようにバッテリー駆動
される機器において、バッテリー数を削減し低電圧化し
た場合にも、ＡＣ電源を整流し安定化した電圧で駆動さ
れる場合と同様に安定かつ確実に発振し、広い電源電圧
に柔軟に対応できるＣＭＯＳ発振回路に関する。
り、特に、コードレス電話子機のようにバッテリー駆動
される機器において、バッテリー数を削減し低電圧化し
た場合にも、ＡＣ電源を整流し安定化した電圧で駆動さ
れる場合と同様に安定かつ確実に発振し、広い電源電圧
に柔軟に対応できるＣＭＯＳ発振回路に関する。
【０００２】
【従来の技術】従来のＣＭＯＳ水晶発振回路の低電圧駆
動方式については、例えば、 1978/10『電子通信学会
誌』 pp.636〜643 の「腕時計用ＣＭＯＳ水晶発振器の
低電力化設計」において述べられている。
動方式については、例えば、 1978/10『電子通信学会
誌』 pp.636〜643 の「腕時計用ＣＭＯＳ水晶発振器の
低電力化設計」において述べられている。
【０００３】図６は、ＣＭＯＳ水晶発振回路の標準的回
路構成を示す図である。ＣＭＯＳ水晶発振回路は、ＰＭ
ＯＳトランジスタＰｘとＮＭＯＳトランジスタＮｘとか
らなるインバータ回路の入出力端子間に、水晶振動子Ｘ
ｔａｌと帰還抵抗Ｒｆとを接続し、さらに水晶振動子の
共振容量Ｃ1，Ｃ2を接続してある。このＣＭＯＳ水晶発
振回路の発振周波数は、水晶振動子の特性パラメータで
決定される。
路構成を示す図である。ＣＭＯＳ水晶発振回路は、ＰＭ
ＯＳトランジスタＰｘとＮＭＯＳトランジスタＮｘとか
らなるインバータ回路の入出力端子間に、水晶振動子Ｘ
ｔａｌと帰還抵抗Ｒｆとを接続し、さらに水晶振動子の
共振容量Ｃ1，Ｃ2を接続してある。このＣＭＯＳ水晶発
振回路の発振周波数は、水晶振動子の特性パラメータで
決定される。
【０００４】
【発明が解決しようとする課題】上記標準的構成のＣＭ
ＯＳ発振回路において、電源電圧がＤＣ３〜６Ｖのとき
安定に動作するようにインバータのゲインすなわちＭＯ
Ｓ電極のサイズを設定すると、最小発振電圧が２Ｖ前後
となり、バッテリー駆動に適する低電圧化の目標である
電源電圧ＤＣ１.８〜３Ｖでの動作を保証できない。
ＯＳ発振回路において、電源電圧がＤＣ３〜６Ｖのとき
安定に動作するようにインバータのゲインすなわちＭＯ
Ｓ電極のサイズを設定すると、最小発振電圧が２Ｖ前後
となり、バッテリー駆動に適する低電圧化の目標である
電源電圧ＤＣ１.８〜３Ｖでの動作を保証できない。
【０００５】一方、バッテリ駆動に適する電源電圧ＤＣ
１.８〜３Ｖで安定に動作するようにインバータのゲイ
ンを上げた場合すなわちＭＯＳ電極のサイズを大きくし
た場合、今度は、電源電圧がＤＣ５〜６Ｖ付近では、高
調波成分による異常発振が発生するという問題があっ
た。
１.８〜３Ｖで安定に動作するようにインバータのゲイ
ンを上げた場合すなわちＭＯＳ電極のサイズを大きくし
た場合、今度は、電源電圧がＤＣ５〜６Ｖ付近では、高
調波成分による異常発振が発生するという問題があっ
た。
【０００６】このＣＭＯＳ発振回路を含むＬＳＩを例え
ばコードレス電話機に応用しようとする場合、コードレ
ス電話子機では、電源電圧ＤＣ１.８〜３Ｖの電池駆動
専用にする方式と、電源電圧ＤＣ１.８〜３Ｖの電池駆
動とＡＣ１００Ｖを整流し安定化した電源電圧ＤＣ３〜
６Ｖの切り換え駆動方式とが考えられる。電源電圧切り
換え駆動方式においては、充電式バッテリーをフローテ
ィング充電する方式等を採用できる。この方式では、電
源電圧の違いをユーザに特に意識させることなく両用で
きるようにすることが望ましい。また、親機と子機では
同じＬＳＩを用いることができれば、コストダウンにつ
ながる。
ばコードレス電話機に応用しようとする場合、コードレ
ス電話子機では、電源電圧ＤＣ１.８〜３Ｖの電池駆動
専用にする方式と、電源電圧ＤＣ１.８〜３Ｖの電池駆
動とＡＣ１００Ｖを整流し安定化した電源電圧ＤＣ３〜
６Ｖの切り換え駆動方式とが考えられる。電源電圧切り
換え駆動方式においては、充電式バッテリーをフローテ
ィング充電する方式等を採用できる。この方式では、電
源電圧の違いをユーザに特に意識させることなく両用で
きるようにすることが望ましい。また、親機と子機では
同じＬＳＩを用いることができれば、コストダウンにつ
ながる。
【０００７】本発明の目的は、発振停止や異常発振等を
伴うことなく、広範囲の電源電圧に柔軟に対応でき安定
に発振するＣＭＯＳ発振回路を提供することである。
伴うことなく、広範囲の電源電圧に柔軟に対応でき安定
に発振するＣＭＯＳ発振回路を提供することである。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ＣＭＯＳインバータに水晶振動子と帰還
抵抗と共振容量とを接続してなるＣＭＯＳ発振回路にお
いて、前記ＣＭＯＳインバータが、ＮＭＯＳトランジス
タとＰＭＯＳトランジスタとの対からなり並列接続され
た少なくとも２つのインバータと、複数のインバータの
内の一つを除いて他の各インバータに接続されＣＭＯＳ
インバータに供給される電源電圧に応じて各インバータ
をオン／オフしＣＭＯＳインバータ全体のゲインを変え
るスイッチとを含むＣＭＯＳ発振回路を提案するもので
ある。
成するために、ＣＭＯＳインバータに水晶振動子と帰還
抵抗と共振容量とを接続してなるＣＭＯＳ発振回路にお
いて、前記ＣＭＯＳインバータが、ＮＭＯＳトランジス
タとＰＭＯＳトランジスタとの対からなり並列接続され
た少なくとも２つのインバータと、複数のインバータの
内の一つを除いて他の各インバータに接続されＣＭＯＳ
インバータに供給される電源電圧に応じて各インバータ
をオン／オフしＣＭＯＳインバータ全体のゲインを変え
るスイッチとを含むＣＭＯＳ発振回路を提案するもので
ある。
【０００９】本発明は、また、上記目的を達成するため
に、上記ＣＭＯＳインバータが、ＮＭＯＳトランジスタ
とＰＭＯＳトランジスタとの対からなり並列接続された
少なくとも２つのインバータと、複数のインバータの内
の一つを除いて他の各インバータに接続され各インバー
タをオン／オフしＣＭＯＳインバータ全体のゲインを変
えるスイッチと、ＣＭＯＳインバータに供給される電源
電圧の高低を判定し前記各スイッチを電源電圧に応じて
オン／オフさせる電源電圧判定回路とを含むＣＭＯＳ発
振回路を提案するものである。
に、上記ＣＭＯＳインバータが、ＮＭＯＳトランジスタ
とＰＭＯＳトランジスタとの対からなり並列接続された
少なくとも２つのインバータと、複数のインバータの内
の一つを除いて他の各インバータに接続され各インバー
タをオン／オフしＣＭＯＳインバータ全体のゲインを変
えるスイッチと、ＣＭＯＳインバータに供給される電源
電圧の高低を判定し前記各スイッチを電源電圧に応じて
オン／オフさせる電源電圧判定回路とを含むＣＭＯＳ発
振回路を提案するものである。
【００１０】本発明は、さらに、上記目的を達成するた
めに、前記ＣＭＯＳインバータが、ＮＭＯＳトランジス
タとＰＭＯＳトランジスタとの対からなり並列接続され
た少なくとも２つのインバータと、複数のインバータの
内の一つを除いて他の各インバータに接続され各インバ
ータをオン／オフしＣＭＯＳインバータ全体のゲインを
変えるスイッチと、ＣＭＯＳインバータに供給される電
源電圧の高低を判定し前記各スイッチを電源電圧に応じ
てオン／オフさせ、低電圧時にゲインを上げ最低発振維
持電圧のマージンを拡大する一方で、高電圧時にゲイン
を下げ異常発振を抑える電源電圧判定回路とを含むＣＭ
ＯＳ発振回路を提案するものである。
めに、前記ＣＭＯＳインバータが、ＮＭＯＳトランジス
タとＰＭＯＳトランジスタとの対からなり並列接続され
た少なくとも２つのインバータと、複数のインバータの
内の一つを除いて他の各インバータに接続され各インバ
ータをオン／オフしＣＭＯＳインバータ全体のゲインを
変えるスイッチと、ＣＭＯＳインバータに供給される電
源電圧の高低を判定し前記各スイッチを電源電圧に応じ
てオン／オフさせ、低電圧時にゲインを上げ最低発振維
持電圧のマージンを拡大する一方で、高電圧時にゲイン
を下げ異常発振を抑える電源電圧判定回路とを含むＣＭ
ＯＳ発振回路を提案するものである。
【００１１】いずれのＣＭＯＳ発振回路も半導体集積回
路の一部として内蔵可能である。
路の一部として内蔵可能である。
【００１２】また、上記いずれかのＣＭＯＳ発振回路を
コードレス電話子機に内蔵すれば、電池駆動の低電圧時
にＣＭＯＳインバータ全体のゲインを上げ、商用電源を
整流し安定化した電源による駆動の高電圧時にはＣＭＯ
Ｓインバータ全体のゲインを下げ、内蔵すべき電池の本
数を削減し、コードレス電話子機をより小型軽量化でき
る。
コードレス電話子機に内蔵すれば、電池駆動の低電圧時
にＣＭＯＳインバータ全体のゲインを上げ、商用電源を
整流し安定化した電源による駆動の高電圧時にはＣＭＯ
Ｓインバータ全体のゲインを下げ、内蔵すべき電池の本
数を削減し、コードレス電話子機をより小型軽量化でき
る。
【００１３】
【作用】本発明においては、ＣＭＯＳインバータ回路の
少なくとも２対のＮＭＯＳトランジスタとＰＭＯＳトラ
ンジスタとを並列接続し、その内の１対を除くそれぞれ
の対と直列にＮＭＯＳスイッチとＰＭＯＳスイッチとを
接続する。これらのＭＯＳトランジスタ回路を発振回路
部とする。また、デプレッション形ＮＭＯＳトランジス
タ回路による電圧クランプ回路とＣＭＯＳインバータ回
路とにより、電源電圧検出部を構成する。
少なくとも２対のＮＭＯＳトランジスタとＰＭＯＳトラ
ンジスタとを並列接続し、その内の１対を除くそれぞれ
の対と直列にＮＭＯＳスイッチとＰＭＯＳスイッチとを
接続する。これらのＭＯＳトランジスタ回路を発振回路
部とする。また、デプレッション形ＮＭＯＳトランジス
タ回路による電圧クランプ回路とＣＭＯＳインバータ回
路とにより、電源電圧検出部を構成する。
【００１４】電源電圧検出部からの低電圧／高電圧検出
信号により前記発振回路部のＮＭＯＳスイッチとＰＭＯ
Ｓスイッチとをオン／オフさせて、並列接続したＮＭＯ
ＳトランジスタとＰＭＯＳトランジスタとの少なくとも
１対を発振／停止させる。この結果、外部から見たＣＭ
ＯＳインバータのゲインが低電圧時は高く、高電圧時に
は低くなり、例えばＤＣ１.８Ｖ〜６Ｖのように広範囲
の電源電圧において安定に発振するＣＭＯＳ発振回路が
得られる。
信号により前記発振回路部のＮＭＯＳスイッチとＰＭＯ
Ｓスイッチとをオン／オフさせて、並列接続したＮＭＯ
ＳトランジスタとＰＭＯＳトランジスタとの少なくとも
１対を発振／停止させる。この結果、外部から見たＣＭ
ＯＳインバータのゲインが低電圧時は高く、高電圧時に
は低くなり、例えばＤＣ１.８Ｖ〜６Ｖのように広範囲
の電源電圧において安定に発振するＣＭＯＳ発振回路が
得られる。
【００１５】
【実施例】図１は、本発明によるＣＭＯＳ発振回路の１
実施例を示す回路図である。本実施例のＣＭＯＳ発振回
路は、ＰＭＯＳトランジスタＰ1とＮＭＯＳトランジス
タＮ1とからなるインバータおよびＰＭＯＳトランジス
タＰ2とＮＭＯＳトランジスタＮ2とからなるインバータ
を並列接続して構成され、ＯＳＣ１を入力端子としＯＳ
Ｃ２を出力端子とする出力インバータを含む。Ｐ3はＰ
ＭＯＳスイッチ、Ｎ3はＮＭＯＳスイッチである。これ
らのＭＯＳスイッチは、後述の電源電圧検出部からの信
号ＳＩＧ１，ＳＩＧ２に応じて、低電圧時にオンとな
り、前記２組のインバータを発振させる一方で、高電圧
時にオフとなり、ＰＭＯＳトランジスタＰ1とＮＭＯＳ
トランジスタＮ1とからなるインバータのみを発振させ
る。このインバータ出力信号ＯＳＣ２をインバータＩＮ
Ｖ３で受けて、ＣＭＯＳ集積回路内部にクロックφosc
として供給する。
実施例を示す回路図である。本実施例のＣＭＯＳ発振回
路は、ＰＭＯＳトランジスタＰ1とＮＭＯＳトランジス
タＮ1とからなるインバータおよびＰＭＯＳトランジス
タＰ2とＮＭＯＳトランジスタＮ2とからなるインバータ
を並列接続して構成され、ＯＳＣ１を入力端子としＯＳ
Ｃ２を出力端子とする出力インバータを含む。Ｐ3はＰ
ＭＯＳスイッチ、Ｎ3はＮＭＯＳスイッチである。これ
らのＭＯＳスイッチは、後述の電源電圧検出部からの信
号ＳＩＧ１，ＳＩＧ２に応じて、低電圧時にオンとな
り、前記２組のインバータを発振させる一方で、高電圧
時にオフとなり、ＰＭＯＳトランジスタＰ1とＮＭＯＳ
トランジスタＮ1とからなるインバータのみを発振させ
る。このインバータ出力信号ＯＳＣ２をインバータＩＮ
Ｖ３で受けて、ＣＭＯＳ集積回路内部にクロックφosc
として供給する。
【００１６】電源電圧検出部は、デプレッション形ＮＭ
ＯＳであるＮＤＭＯＳトランジスタを用いた電圧クラン
プ回路によりａ点電位をクランプして、電源電圧Ｖcc≦
クランプ電圧ＶCLAMPの時には電源電圧Ｖccをそのまま
出力し、 電源電圧Ｖcc＞クランプ電圧ＶCLAMPの時には
クランプ電圧ＶCLAMPを出力する。
ＯＳであるＮＤＭＯＳトランジスタを用いた電圧クラン
プ回路によりａ点電位をクランプして、電源電圧Ｖcc≦
クランプ電圧ＶCLAMPの時には電源電圧Ｖccをそのまま
出力し、 電源電圧Ｖcc＞クランプ電圧ＶCLAMPの時には
クランプ電圧ＶCLAMPを出力する。
【００１７】前記発振回路部と電源電圧検出部とをＣＭ
ＯＳ集積回路内部に構成し、入力端子ＯＳＣ１と出力端
子ＯＳＣ２との間に水晶発振器Ｘｔａｌと帰還抵抗Ｒｆ
とを並列接続し、さらに、入力端子ＯＳＣ１と出力端子
ＯＳＣ２とをそれぞれ共振容量Ｃ1とＣ2とを通じて接地
してある。
ＯＳ集積回路内部に構成し、入力端子ＯＳＣ１と出力端
子ＯＳＣ２との間に水晶発振器Ｘｔａｌと帰還抵抗Ｒｆ
とを並列接続し、さらに、入力端子ＯＳＣ１と出力端子
ＯＳＣ２とをそれぞれ共振容量Ｃ1とＣ2とを通じて接地
してある。
【００１８】図２は、ＣＭＯＳインバータのゲイン切り
換え動作を説明する図である。発振回路の並列接続に構
成されたインバータのゲインを切り換える際に、ＩＮＶ
１の論理スレッショルド電圧ＶLTがクランプ電圧ＶCLAM
Pに一致するようにＮＤＭＯＳトランジスタとＩＮＶ１
とを設定すると、電源電圧Ｖccの値に応じて電源電圧検
知信号ＳＩＧ１とＳＩＧ２とを反転するように生成でき
る。ＮＤＭＯＳトランジスタを用いた電圧クランプ回路
の出力すなわちａ点電圧は、Ｖcc≦ＶCLAMPのときＶcc
となり、Ｖcc＞ＶCLAMPのときＶCLAMPとなる。一方、Ｉ
ＮＶ１の論理スレッショルド電圧ＶLTは電源電圧Ｖccに
比例する。したがって、ＶCLAMPとＶLTが一致する電源
電圧Ｖ1を境として、ＩＮＶ１の出力ＳＩＧ１が切り換
り、これに従いＩＮＶ２の出力ＳＩＧ２が切り換る。
換え動作を説明する図である。発振回路の並列接続に構
成されたインバータのゲインを切り換える際に、ＩＮＶ
１の論理スレッショルド電圧ＶLTがクランプ電圧ＶCLAM
Pに一致するようにＮＤＭＯＳトランジスタとＩＮＶ１
とを設定すると、電源電圧Ｖccの値に応じて電源電圧検
知信号ＳＩＧ１とＳＩＧ２とを反転するように生成でき
る。ＮＤＭＯＳトランジスタを用いた電圧クランプ回路
の出力すなわちａ点電圧は、Ｖcc≦ＶCLAMPのときＶcc
となり、Ｖcc＞ＶCLAMPのときＶCLAMPとなる。一方、Ｉ
ＮＶ１の論理スレッショルド電圧ＶLTは電源電圧Ｖccに
比例する。したがって、ＶCLAMPとＶLTが一致する電源
電圧Ｖ1を境として、ＩＮＶ１の出力ＳＩＧ１が切り換
り、これに従いＩＮＶ２の出力ＳＩＧ２が切り換る。
【００１９】この結果、図２の下半分の表に示すよう
に、Ｖcc≦Ｖ1のときすなわち低電圧時にはＭＯＳスイ
ッチＰ3，Ｎ3はオン、Ｖcc＞Ｖ1のときすなわち高電圧
時にはＭＯＳスイッチＰ3，Ｎ3はオフとなる。Ｖcc≦Ｖ
1の低電圧時、発振ＣＭＯＳインバータはＰ1，Ｐ2，
Ｎ1，Ｎ2の４個のＭＯＳトランジスタで構成され、イン
バータゲインｇmは、数式１のようになる。
に、Ｖcc≦Ｖ1のときすなわち低電圧時にはＭＯＳスイ
ッチＰ3，Ｎ3はオン、Ｖcc＞Ｖ1のときすなわち高電圧
時にはＭＯＳスイッチＰ3，Ｎ3はオフとなる。Ｖcc≦Ｖ
1の低電圧時、発振ＣＭＯＳインバータはＰ1，Ｐ2，
Ｎ1，Ｎ2の４個のＭＯＳトランジスタで構成され、イン
バータゲインｇmは、数式１のようになる。
【００２０】
【数１】
【００２１】一方、Ｖcc＞Ｖ1の高電圧時、発振ＣＭＯ
Ｓインバータは、Ｐ1，Ｎ1の１個のＭＯＳで構成され、
インバータのゲインｇmは数式２のようになる。
Ｓインバータは、Ｐ1，Ｎ1の１個のＭＯＳで構成され、
インバータのゲインｇmは数式２のようになる。
【００２２】
【数２】
【００２３】ゲインｇm1はＭＯＳトランジスタＰ1，Ｎ1
のサイズで決定され、ゲインｇm2はＭＯＳトランジスタ
Ｐ2，Ｎ2のサイズで決定される。したがって、低電圧時
と高電圧時のインバータゲインｇm1＋ｇm2とｇm1とは自
由に選定可能であり、低電圧および高電圧それぞれの電
圧範囲において最も安定となるインバータゲイン値を選
定できる。
のサイズで決定され、ゲインｇm2はＭＯＳトランジスタ
Ｐ2，Ｎ2のサイズで決定される。したがって、低電圧時
と高電圧時のインバータゲインｇm1＋ｇm2とｇm1とは自
由に選定可能であり、低電圧および高電圧それぞれの電
圧範囲において最も安定となるインバータゲイン値を選
定できる。
【００２４】図３は、汎用性を高めるとともに外部のデ
ジタル信号でも制御可能にするために、電源電圧検出部
を内蔵していないＣＭＯＳ発振回路の実施例の構成を示
す図である。本実施例において、ゲイン制御用ＣＭＯＳ
インバータの並列数は３以上になっており、電源電圧判
定信号ＥＮＡＢＬＥ，ＥＮＡＢＬＥの入力端子を備えて
いる。なお、ＥＮＡＢＬＥの反転信号は、本来、オーバ
ーラインで表示すべきであるが、明細書作成方式の制限
上、本明細書では、アンダーラインで表示してある。本
回路によれば、ＣＭＯＳインバータのゲインをｇm1から
ｇm1＋ｇm2＋………＋ｇmxまで任意に選定し制御でき
る。
ジタル信号でも制御可能にするために、電源電圧検出部
を内蔵していないＣＭＯＳ発振回路の実施例の構成を示
す図である。本実施例において、ゲイン制御用ＣＭＯＳ
インバータの並列数は３以上になっており、電源電圧判
定信号ＥＮＡＢＬＥ，ＥＮＡＢＬＥの入力端子を備えて
いる。なお、ＥＮＡＢＬＥの反転信号は、本来、オーバ
ーラインで表示すべきであるが、明細書作成方式の制限
上、本明細書では、アンダーラインで表示してある。本
回路によれば、ＣＭＯＳインバータのゲインをｇm1から
ｇm1＋ｇm2＋………＋ｇmxまで任意に選定し制御でき
る。
【００２５】図４は、図１のＣＭＯＳ発振回路を用いる
電子制御システムの構成の一例を示すブロック図であ
る。電源としては、商用電源をＡＣ／ＤＣ変換して得ら
れる電源と電池電源とがあり、これら電源を電源切換え
スイッチで切り換えて用いる。一般に高電圧のＡＣ／Ｄ
Ｃ変換器の出力電圧と一般に低電圧の電池の電圧とが異
なる場合、特に、コードレス電話子機のように電池重量
が全体重量に占める割合が大きく、電池本数の低減が全
体の重量低減に効果のある装置においては、本発明によ
れば、前記どちらの電源により駆動されている時でも、
安定に動作可能なＣＭＯＳ発振回路を有する電子制御シ
ステムが得られる。
電子制御システムの構成の一例を示すブロック図であ
る。電源としては、商用電源をＡＣ／ＤＣ変換して得ら
れる電源と電池電源とがあり、これら電源を電源切換え
スイッチで切り換えて用いる。一般に高電圧のＡＣ／Ｄ
Ｃ変換器の出力電圧と一般に低電圧の電池の電圧とが異
なる場合、特に、コードレス電話子機のように電池重量
が全体重量に占める割合が大きく、電池本数の低減が全
体の重量低減に効果のある装置においては、本発明によ
れば、前記どちらの電源により駆動されている時でも、
安定に動作可能なＣＭＯＳ発振回路を有する電子制御シ
ステムが得られる。
【００２６】図５は、図１のＭＯＳスイッチＰ3，Ｎ3の
変形例を示す図である。ＥＮＡＢＬＥ2＝“０”の時に
全体のゲインがｇm1となり、ＥＮＡＢＬＥ2＝“１”の
時に全体のゲインがｇm1＋ｇm2となる。
変形例を示す図である。ＥＮＡＢＬＥ2＝“０”の時に
全体のゲインがｇm1となり、ＥＮＡＢＬＥ2＝“１”の
時に全体のゲインがｇm1＋ｇm2となる。
【００２７】本発明のＭＯＳスイッチと同様の作用効果
を得るスイッチはその他にも種々考えられる。さらに、
使用電圧範囲によってＥＮＡＢＬＥ2，ＥＮＡＢＬＥ 2を
ＶccまたはＧＮＤに固定するアルミマスタスライス方式
を採用することもできる。
を得るスイッチはその他にも種々考えられる。さらに、
使用電圧範囲によってＥＮＡＢＬＥ2，ＥＮＡＢＬＥ 2を
ＶccまたはＧＮＤに固定するアルミマスタスライス方式
を採用することもできる。
【００２８】なお、上記実施例においては、発振回路部
をＣＭＯＳインバータで構成したものを説明したが、バ
イポーラトランジスタインバータで構成しても同様の効
果が得られる。
をＣＭＯＳインバータで構成したものを説明したが、バ
イポーラトランジスタインバータで構成しても同様の効
果が得られる。
【００２９】
【発明の効果】本発明によれば、電源電圧に応じて、Ｃ
ＭＯＳ発振回路の発振インバータのゲインを低電圧時に
は高く設定し高電圧時には低く設定できる。したがっ
て、発振可能最低電圧との間にマージンが十分にあり、
しかも、高電圧時に高調波成分による異常発振を生じる
ことがなく、広い電源電圧範囲で安定に動作可能なＣＭ
ＯＳ発振回路が得られる。
ＭＯＳ発振回路の発振インバータのゲインを低電圧時に
は高く設定し高電圧時には低く設定できる。したがっ
て、発振可能最低電圧との間にマージンが十分にあり、
しかも、高電圧時に高調波成分による異常発振を生じる
ことがなく、広い電源電圧範囲で安定に動作可能なＣＭ
ＯＳ発振回路が得られる。
【００３０】本発明のＣＭＯＳ発振回路を例えばコード
レス電話子機のような携帯型機器に応用すれば、より一
層小型で安定した性能の機器を実現できる。
レス電話子機のような携帯型機器に応用すれば、より一
層小型で安定した性能の機器を実現できる。
【図１】本発明によるＣＭＯＳ発振回路の１実施例を示
す回路図である。
す回路図である。
【図２】ＣＭＯＳインバータのゲイン切り換え動作を説
明する図である。
明する図である。
【図３】汎用性を高めるとともに外部のデジタル信号で
も制御可能にするために、電源電圧検出部を内蔵してい
ないＣＭＯＳ発振回路の実施例の構成を示す図である。
も制御可能にするために、電源電圧検出部を内蔵してい
ないＣＭＯＳ発振回路の実施例の構成を示す図である。
【図４】図１のＣＭＯＳ発振回路を用いる電子制御シス
テムの構成の一例を示すブロック図である。
テムの構成の一例を示すブロック図である。
【図５】ゲイン切り換え用ＭＯＳスイッチの変形例を示
す図である。
す図である。
【図６】従来のＣＭＯＳ水晶発振回路の標準的回路構成
を示す図である。
を示す図である。
Ｃ1，Ｃ2 共振容量 ＥＮＡＢＬＥ2〜x ＣＭＯＳ発振インバータイネーブル
信号ＥＮＡＢＬＥ 2 〜x ＥＮＡＢＬＥ2の反転信号 ＩＮＶ１〜３ ＣＭＯＳインバータ ＮＤＭＯＳ デプレッション形ＮタイプＭＯＳ Ｎ1，Ｎ2，Ｎ3，〜Ｎx，Ｎx+1 ＮタイプＭＯＳ ＯＳＣ１ ＣＭＯＳ発振回路外部入力端子 ＯＳＣ２ ＣＭＯＳ発振回路外部出力端子 Ｐ1，Ｐ2，Ｐ3，〜Ｐx，Ｐx+1 ＰタイプＭＯＳ Ｒｆ 帰還抵抗 ＳＩＧ ＩＮＶ出力信号 Ｘｔａｌ 水晶振動子 φosc ＣＭＯＳ集積回路内部クロック
信号ＥＮＡＢＬＥ 2 〜x ＥＮＡＢＬＥ2の反転信号 ＩＮＶ１〜３ ＣＭＯＳインバータ ＮＤＭＯＳ デプレッション形ＮタイプＭＯＳ Ｎ1，Ｎ2，Ｎ3，〜Ｎx，Ｎx+1 ＮタイプＭＯＳ ＯＳＣ１ ＣＭＯＳ発振回路外部入力端子 ＯＳＣ２ ＣＭＯＳ発振回路外部出力端子 Ｐ1，Ｐ2，Ｐ3，〜Ｐx，Ｐx+1 ＰタイプＭＯＳ Ｒｆ 帰還抵抗 ＳＩＧ ＩＮＶ出力信号 Ｘｔａｌ 水晶振動子 φosc ＣＭＯＳ集積回路内部クロック
Claims (5)
- 【請求項１】 ＣＭＯＳインバータに水晶振動子と帰還
抵抗と共振容量とを接続してなるＣＭＯＳ発振回路にお
いて、 前記ＣＭＯＳインバータが、ＮＭＯＳトランジスタとＰ
ＭＯＳトランジスタとの対からなり並列接続された少な
くとも２つのインバータと、前記複数のインバータの内
の一つを除いて他の各インバータに接続され前記ＣＭＯ
Ｓインバータに供給される電源電圧に応じて当該各イン
バータをオン／オフし前記ＣＭＯＳインバータ全体のゲ
インを変えるスイッチとを含むことを特徴とするＣＭＯ
Ｓ発振回路。 - 【請求項２】 ＣＭＯＳインバータに水晶振動子と帰還
抵抗と共振容量とを接続してなるＣＭＯＳ発振回路にお
いて、 前記ＣＭＯＳインバータが、ＮＭＯＳトランジスタとＰ
ＭＯＳトランジスタとの対からなり並列接続された少な
くとも２つのインバータと、前記複数のインバータの内
の一つを除いて他の各インバータに接続され当該各イン
バータをオン／オフし前記ＣＭＯＳインバータ全体のゲ
インを変えるスイッチと、前記ＣＭＯＳインバータに供
給される電源電圧の高低を判定し前記各スイッチを前記
電源電圧に応じてオン／オフさせる電源電圧判定回路と
を含むことを特徴とするＣＭＯＳ発振回路。 - 【請求項３】 ＣＭＯＳインバータに水晶振動子と帰還
抵抗と共振容量とを接続してなるＣＭＯＳ発振回路にお
いて、 前記ＣＭＯＳインバータが、ＮＭＯＳトランジスタとＰ
ＭＯＳトランジスタとの対からなり並列接続された少な
くとも２つのインバータと、前記複数のインバータの内
の一つを除いて他の各インバータに接続され当該各イン
バータをオン／オフし前記ＣＭＯＳインバータ全体のゲ
インを変えるスイッチと、前記ＣＭＯＳインバータに供
給される電源電圧の高低を判定し前記各スイッチを前記
電源電圧に応じてオン／オフさせ低電圧時にゲインを上
げ最低発振維持電圧のマージンを拡大する一方で高電圧
時にゲインを下げ異常発振を抑える電源電圧判定回路と
を含むことを特徴とするＣＭＯＳ発振回路。 - 【請求項４】 請求項１ないし３のいずれか一項に記載
のＣＭＯＳ発振回路を内蔵した半導体集積回路。 - 【請求項５】 請求項１ないし４のいずれか一項に記載
のＣＭＯＳ発振回路を内蔵し、電池駆動の低電圧時に前
記ＣＭＯＳインバータ全体のゲインを上げ、商用電源を
整流し安定化した電源による駆動の高電圧時には前記Ｃ
ＭＯＳインバータ全体のゲインを下げることを特徴とす
るコードレス電話子機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199709A JPH0548334A (ja) | 1991-08-09 | 1991-08-09 | Ｃｍｏｓ発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3199709A JPH0548334A (ja) | 1991-08-09 | 1991-08-09 | Ｃｍｏｓ発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548334A true JPH0548334A (ja) | 1993-02-26 |
Family
ID=16412308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3199709A Pending JPH0548334A (ja) | 1991-08-09 | 1991-08-09 | Ｃｍｏｓ発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548334A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020141224A (ja) * | 2019-02-27 | 2020-09-03 | ローム株式会社 | 半導体装置 |
| WO2023280137A1 (zh) * | 2021-07-09 | 2023-01-12 | 华为技术有限公司 | 跨阻放大器及跨阻放大器的控制方法 |
-
1991
- 1991-08-09 JP JP3199709A patent/JPH0548334A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020141224A (ja) * | 2019-02-27 | 2020-09-03 | ローム株式会社 | 半導体装置 |
| WO2023280137A1 (zh) * | 2021-07-09 | 2023-01-12 | 华为技术有限公司 | 跨阻放大器及跨阻放大器的控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200235702A1 (en) | Low power crystal oscillator | |
| US4387349A (en) | Low power CMOS crystal oscillator | |
| JPH1117457A (ja) | 高速スタートアップ特性を備えた電子装置 | |
| EP0361529B1 (en) | Voltage controlled oscillator | |
| US11398813B2 (en) | Integrated oscillator | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| JP2008193499A (ja) | 発振回路 | |
| JPH0548334A (ja) | Ｃｍｏｓ発振回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH0983344A (ja) | インバータ回路 | |
| JPH04211502A (ja) | 水晶発振器 | |
| JP3612929B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JP3635519B2 (ja) | 発振回路 | |
| JPH0697732A (ja) | 発振回路 | |
| JPH10200335A (ja) | 発振回路 | |
| JPH0194704A (ja) | 発振回路 | |
| JP3843720B2 (ja) | 定電圧出力装置 | |
| JPS6049365B2 (ja) | 低消費電力水晶発振回路 | |
| JP3543524B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、携帯型の電子機器および時計 | |
| JP3760744B2 (ja) | 定電圧出力装置 | |
| JPH04273602A (ja) | 発振制御回路 | |
| JPH0513044Y2 (ja) | ||
| JPH0247902A (ja) | 半導体集積回路装置 | |
| JPH08293731A (ja) | Ｃｍｏｓ圧電発振回路 | |
| JPS6216043B2 (ja) |