JPH05501181A - 多帯域幅の水晶制御発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多帯域幅の水晶制御発振器 発明の分野 本発明は、一般に水晶制御発振器の分野に関し、さらに詳しくは発振器の高速立 ち上がりと低い動作消費電流とを可能にする多帯域幅の水晶制御発振器に関する 。

従来技術の説明 水晶制御発振器は、通信レシーバが動作する動作周波数またはチャンネルを設定 するために通信レシーバにおいて広く利用されている。従来、水晶制御発振器は 、節電機能を有する通信レシーバにおいて必要とされるように、高速立ち上がり を行なえるように設計されている。このような水晶制御発振器は比較的高い消費 電流で動作されるのが一般的であり、これは通信レシーバが比較的短い期間内で 送信情報を受信できるように、発振器の高速立ち上がり時間を確保するために必 要であった。その結果、発振器回路の消費電流は一般に通信レシーバの消費電流 の大部分を占め、レシーバの通電時の消費電流の約３分の１にもなる場合があっ た。従来の通信レシーバに与えられる最終的なバッテリ寿命は、レシーバの通電 時の消費電流によって主に決まり、このことは、上述のように最小限の時間内で 水晶発振器の立ち上がりを確保するため高い動作電流を必要とする条件により大 きな影響を受けていた。

また、合成通信レシーバは水晶制御発振器を利用して、周波数合成器の基準周波 数を与えていた。レシーバが送信情報を受信するのに要する時間は、基準発振器 の立ち上がりに要する時間と周波数合成器出力を安定化させるのに要する時間と によって左右された。周波数合成器の高速立ち上がり時間を実現するためには、 基準発振器の立ち上がり時間を最小限に抑えなければならなかったが、そうする と水晶発振器の電流消費が大きくなるという犠牲が生じるのが一般的であった。

従って、合成通信レシーバに与えられる最終的なバッテリ寿命は、非合成通信レ シーバの場合と同様にレシーバの電流消費のみならず、合成器の電流消費および 基準発振器の立ち上がりで追加される高電流の消費によって左右された。

典型的な従来の水晶制御発振器ｌＯを第１図に示す。ＣＭＯ５集積回路技術を用 いて構成する場合、この回路はＣＭＯＳピアース（Ｐｉｅｒｃｅ）発振器を成し 、これについては本発明の譲受人に譲渡された米国特許第３，６７６．８０１号 、Ｍｕｓｔにおいて説明されている。このような発振器はマイクロプロセッサや マイクロコンピュータの基準発振器として適切であるが、高電流レベルで動作さ せない場合、立ち上がり時間が遅いという問題により、高電流の消費を用いるこ とによって必要な発振器の高速立ち上がり時間を与えない限り、バッテリの節電 技術を用いる合成通信レシーバにおける基準発振器としての利用は制限される。

発明の概要 本発明の目的は、高速立ち上がり時間を与える水晶制御発振器を提供することで ある。

本発明の別の目的は、発振器を起動するために要するエネルギを最小限に抑える 水晶制御発振器を提供することである。

さらに、本発明の目的は、大幅に低い消費電流で動作して水晶発振器動作を維持 する、水晶制御発振器を提供することである。

デュアル帯域幅の水晶制御発振器について説明し、この発振器は、最小の電流消 費で発振動作を発振器水晶で維持するのに十分な利得を与える第１相互コンダク タンス増幅器を有する。第２相互コンダクタンス増幅器が設けられ、この増幅器 は第１相互コンダクタンス増幅器に選択的に結合でき、それにより第１相互コン ダクタンス増幅器の利得を増大させて、バッテリの節電動作に続く発振器の高速 立ち上がり機能を与える。

図面の簡単な説明 新規と考えられる本発明の特徴は、添付の請求の範囲において規定されている。

本発明およびその他の目的および利点については、添付の図面と共に以下の説明 を参照することにより最も良く理解される。ただし、図面において同様な参照番 号は同じ構成要素を表すものとする。

第１図は、従来の水晶制御発振器の電気概略図である。

＃！！２図は、本発明のデュアル帯域幅水晶制御発振器の電気概略図である。

第３図は、好適な構成を示す、本発明のデュアル帯域幅水晶制御発振器の電気概 略図である。

第４図は、プログラマブル状態検出器を用いる、本発明のプログラム可能なデュ アル帯域幅水晶制御発振器の電気ブロック図である。

第５図は、本発明のプログラム可能な状態検出器の電気概略図である。

第６図は、プログラム可能なデュアル帯域幅水晶制御発振器の動作のタイミング 図である。

第７図は、本発明のデュアル帯域幅水晶制御発振器を用いる周波数合成器の電気 ブロック図である。

好適な実施例の説明 第２図ないし第７図は、本発明の好適な実施例、すなわち、高速立ち上がり時間 および制御された動作電流を必要とする基準発揚器回路に用いるのに適した多帯 域幅の水晶制御発振器を示す。と（に、第２図は本発明の１つの実施例、すなわ ちデュアル帯域幅水晶制御発振器２００の電気概略図を示す。デュアル帯域幅水 晶制御発振器２００は、ＣＭＯＳ　ＮＡＮＤゲート２０２を有し、このＮＡＮＤ ゲート２０２は、入力２０４を介してイネーブルになると、標準的なピアース（ Ｐｉｅｒｃｅ）発振器構成の場合と同様に、発振器水晶２１０に結合された入力 ２０６と出力２０８とを有する従来のＣＭＯＳインバータとして機能する。コン デンサＣ，（２１２）、Ｃ，（２１４）は、発振器水晶２１０と共に必要な移相 を与えて、当技術分野でよく知られているように発振を開始して維持する負荷コ ンデンサである。

ＣＭＯＳインバータは、抵抗Ｒ，（２１６）を追加することによりバイアスを設 けると、高利得相互コンダクタンス増幅器として機能するが、これも当技術分野 では周知である。

ＣＭＯＳインバータ２０２の動作電流は、以下で詳細に説明するように、ＮＡＮ Ｄゲート２０２を構成するＭＯＳ）コンダクタの形状に左右される。以下ＣＭＯ Ｓインバータ２０２というＣＭＯＳ　ＮＡＮＤゲート２０２は、適切にイネーブ ルされると、広い温度範囲と環境条件範囲において安定発振を維持するために必 要な最小限の動作消費電流で十分な利得のみを与えるように設計されている。こ の比較的低い動作電流により、ＣＭＯＳインバータ２０２により形成される相互 コンダクタンス増幅器（以下第１相互コンダクタンス増幅器という）の利得は低 く、これは開ループ帯域幅が狭いことを意味し、その結果、比較的遅い発振器立 ち上がり時間となる。インバータ２０２と発振器水晶２１０とによって構成され るＣＭＯＳピアース発振器は、バッテリ節電機能をもたず、従って最小の電流消 費で基準発振器の動作を必要とする通信装置用の基準発振器として十分適してい る。

以下で説明する制御可能な３状態出力特性を有する第２ＣＭＯＳインバータ２１ ８は、ＣＭＯＳインバータ２０２と並列に配置さ、れる、すなわち、ＣＭＯＳイ ンバータ２１８の入力と出力とはＣＭＯＳインバータ２０２の入力と出力とにそ れぞれ結合される。ＣＭＯＳインバータ２１８は、ＣＭＯＳインバータ２０２に よって形成される第１相互コンダクタンス増幅器に結合される第２相互コンダク タンス増幅器を形成する。ＣＭＯＳインバータ２１８が制御入力２２０を介して イネーブルになると、発振器回路の総利得は大幅に増加または増大され、これは 開ループ帯域幅が広いことを意味し、その結果、以下で詳細に説明するように、 発振器の高速立ち上がり時間が得られる。

デュアル帯域幅水晶制御発振器２００の動作は、２つの入力、すなわち帯域幅制 御入力（ＢＷＣ）２２４と発振器オン入力（Ｏ５ＯＮ）２０４とによって制御さ れる。動作中、論理０レベルまたは低入力電圧が０３ＯＮ人力２０４に印加され ると、ＣＭＯＳ　ＮＡＮＤゲート２０２の出力は高出力電圧または論理ｌレベル になる。これにより、ＣＭＯＳインバータ２０２によって構成される水晶発振器 は実質的にディセーブルになる。また、０３ＯＮ入力に印加される低電圧はＮＡ ＮＤゲート２２２の入力にも印加され、その出力を論理ルベルにする。この論理 ニレベルはＣＭＯＳインバータ２１８の制御人力２２０に印加され、これにより ＣＭＯＳインバータ２１８の出力を３状態または高インピーダンス・モードにし 、ＣＭＯＳインバータ２１８によって形成される第２相互コンダクタンス増幅器 をＣＭＯＳインバータ２０２によって構成される第１相互コンダクタンス増幅器 から実質的に分離し、発振器回路が発振する可能性をなくしている。このように 発振器回路を完全にディセーブルすることは、発振器回路の電流が実質的にゼロ に低減されるので、バッテリ節電動作にとって極めて望ましい。バッテリ節電動 作を行なうために電源電圧が遮断されることがないので、論理１ルベルが０５Ｏ Ｎ人力２０４に印加されると、従来のバッテリ節電方法で電源電圧を切り換える 場合に比較して、大幅に短縮された立ち上がり時間が実現される。

論理ルベル信号が０ＳＯＮ入力２０４に印加されると、ＣＭＯＳインバータ２１ ８の動作は、帯域幅制御入力（ＢＷＣ）２２４によって、ＣＭＯＳインバータ２ ０２から独立して制御される。論理Ｏレベル信号がＢＷＣ入力からＮＡＮＤゲー ト２２２の入力に印加されると、出力は論理ルベルになる。ついで、この論理ｌ 信号はＣＭＯＳインバータ２１８の制御人力２２０に印加され、ＣＭＯＳインバ ータ２１８の出力を３状態または高インピーダンス・モードにして、ＣＭＯＳイ ンバータ２１ｇによって構成される第２相互コンダクタンス増幅器をＣＭＯＳイ ンバータ２０２によって構成される第１相互コンダクタンス増幅器から実質的に 分離する。その結果、発振は発振器水晶２１０と共にＣＭＯＳインバータ２０２ によってのみ行なわれる。

要するに、発振器のオン／オフ制御を行なうデュアル帯域幅水晶制御発振器につ いて説明してきたが、個別の制御入力により発振器の高速立ち上がり時間または 発振器の最小動作電流の選択が可能になる。デュアル帯域幅水晶制御発振器につ いてのみ説明してきたが、上記の分離を行なうため３状態出力を有する複数のＣ ＭＯＳインバータで構成される複数の相互コンダクタンス増幅器を並列接続する ことにより多帯域幅の水晶制御発振器も得られることが理解される。１つまたは 複数の相互コンダクタンス増幅器を選んで、複数の増幅器構成を得ることができ る。これにより、特定の水晶を駆動するため、あるいは広い周波数範囲で動作す るために必要な特定の増幅器構成を選ぶ際に自由に選ぶことが可能になる。異な る水晶のカットには異なる駆動要件が必要であり、かつ、例えば３２ｋＨｚ〜２ ０ＭＨｚの周波数における安定動作を得るためにはさらに別の駆動要件が必要に なる。ＢＷＣ入力を用いることにより増幅器構成を切り換えることができるので 、周波数の手動切り換えなどの動作が可能になり、また増幅器構成で同様な性能 が得られるようになる。

第３図は、本発明のデュアル帯域幅水晶制御発振器２００のＣＭＯＳ集積回路構 成の電気概略図である。デュアル帯域幅水晶制御発振器の動作については第２図 で説明しているので、以下の説明は図示の新たな構成素子とその機能にとどめる ものとする。ＣＭＯＳインバータ２１８は、４つのＭＯＳトランジスタ３０２， ３０４，３０６，３０８およびＣＭＯＳインバータ３１０によって構成される。

ＭＯＳトランジスタ３０２はＰチャンネル・トランジスタであり、ＭＯＳ）ラン ジスタ３０４はＮチャンネル・トランジスタであり、これらのトランジスタは従 来のＣＭＯＳインバータとして接続され、その入力はＭＯＳ）ランジスタ３０４ のゲート電極に結合されたＭＯＳトランジスタ３０２のゲート電極であり、その 出力はＭＯＳ）ランジスタ３０４のドレイン電極に結合されたＭＯＳトランジス タ３０２のドレイン電極である。ＭＯＳ）ランジスタ３０２のソース電極はＰチ ャンネルＭＯＳトランジスタ３０６のドレイン電極に結合し、ＭＯＳトランジス タ３０４のソース電極はＮチャンネルＭＯＳトランジスタ３０８のドレイン電極 に結合する。ＭＯＳ）ランジスタ３０６のソース電極はＶＤ。または電源電圧に 結合し、ＭＯＳ）ランジスタ３０８のソース電極はコモンまたは接地電位に結合 される。ＭＯＳトランジスタ３０８のゲート電極はインバータ３１０の出力に結 合し、ＭＯＳ）ランジスタ３０６のゲート電極はインバータ３１０の入力に結合 し、この入力はさらにＣＭＯＳ　ＮＡＮＤゲート２２２の制御信号出力２２０に 結合する。

論理０レベル信号がＢＷＣ入力２２４または０５ＯＮ人力２０４のいずれかに印 加されると、ＣＭＯＳ　ＮＡＮＤゲート２２２の出力は論理ルベルになる。この 論理ルベル信号はＭＯＳ）ランジスタ３０６のゲート電極に印加され、このトラ ンジスタをオフにし、またインバータ３１０の入力にも印加される。インバータ ３１０の出力は論理０レベルになり、これはＭＯＳ）ランジスタ３０８のゲート に印加され、ＭＯＳ）ランジスタ３０８をオフにする。

ＭＯＳ）ランジスタ３０６，３０ｇは、オフになると、当技術で周知のようにＣ ＭＯＳイイバータ２１８を３状態または高インピーダンス出力モードにすること により、分離手段の一部を形成し、ＭＯＳ）ランジスタ３０２，３０４によって 構成される第２相互コンダクタンス増幅器をＣＭＯＳインバータ２０２によって 構成される第１相互コンダクタンス増幅器から実質的に分離する。ＣＭＯＳイン バータ３１０は、分離手段を与える回路の残りの部分を構成する。

ＣＭＯＳインバータ２１８のＰチャンネル・トランジスタとＮチャンネル・トラ ンジスタのゲート形状は、第３図において１５０／３と６５／３としてそれぞれ 示され、各ＭＯ５）ランジスタのゲート長に対する相対的なゲート輻を示してお り、ＣＭＯＳインバータ２０２の場合、ＰチャンネルＭＯ５）ランジスタは４０ ／３であり、ＮチャンネルＭＯ３）ランジスタは１８／３である。ＣＭＯＳイン バータ２０２とＣＭＯＳインバータ２１８とは共に１つの集積回路チップ上に集 積されるので、ＣＭＯＳインバータ２１８がイネーブルになると、実質的により 大きな形状のＣＭＯＳインバータが実質的に形成される。第１表は、ＣＭＯＳイ ンバータ２０２，２１８の選択的制御から導かれるいくつかの重要な発振器性能 のパラメータを示す。

発振器の電流消費　発振器立ち上がり時間低帯域幅　８０μＡ　１５ミリ秒 高帯域幅　１４５μＡ　３．５ミリ秒 第１表 第１表かられかるように、電流消費はほぼ２倍になり、その結果、高帯域幅の水 晶発振器の発振器立ち上がり時間は、低帯域幅の水晶発振器に比べて５分の１に 短縮される。

表中の発振器の電流消費および立ち上がり時間は、動作周波数的４．２ＭＨｚ、 電源電圧２，８ｖで動作する水晶発振器の一般的な値である。実際に得られる発 振器の電流消費は、発振器動作周波数と、製造業者ごとに大きく異なる発振器水 晶（第３図には図示せず）は、水晶発振器入力（Ｏ３ＣＩ）３１８と水晶発振器 出力（Ｏ５ＣＯ）３２０とを介してデュアル帯域幅水晶発振器に結合される。入 力限流抵抗３１４，３１６と＃電保護ダイオード（図示せず）とによって静電保 護が施されており、これらは当業者には周知のものである。

本発明の好適な実施例では、動作中のデュアル帯域幅水晶発振器の出力は、実質 的にｖＤｏと接地との間の電圧振幅を有する実質的に正弦出力電圧である。波形 整形手段として動作するバッファ増幅器３２２は、発振器からの方形波出力を与 え、他の外部電子回路に結合する。本発明の好適な実施例では、バッファ３２２ は３つのＣＭＯＳインバータ３２４，３２６，３２８であることが好ましく、こ れらのＣＭＯＳインバータは波形整形機能を果たし、当業者に周知の方法で発振 器の出力上の駆動レベルを最小限に抑えるように設計される。

第４図は、従来の発振器に適用した本発明の好適な実施例の１つ、すなわちプロ グラム可能なデュアル帯域幅水晶制御発振器４００の電気ブロック図である。プ ログラム可能なデュアル帯域幅水晶制御発振器４００の動作は、動作タイミング 図である＃６図と共に参照することにより最もよく理解される。第６図に示され るように、０５ＯＮ信号が論理０レベルの場合、ＣＭＯＳインバータ２０２によ って構成される第１相互コンダクタンス増幅器と、ＣＭＯＳインバータ２１８に よって構成される第２相互コンダクタンス増幅器とは、上記のように共にオフに なり、発振器をディセーブルにする。第４図のプログラム可能なデュアル）　帯 域幅水晶制御発振器４００には３つの動作モードが選択可能である。これらのモ ードを第２表に示す。

０５２　０５１　帯域幅 ０　０　低帯域幅動作のみ ０　１　高帯域幅動作のみ １　ｘ　自動帯域幅動作 第２表 最初の２つの動作モードの動作について第５図と共に詳細に説明する。第４図と 第６図とに基づくこの説明では、自動帯域幅動作モードについて説明する。第６ 図に示すように、０５２は発振器制御動作全体を通して常に論理ルベルに維持さ れ、Ｏ８１は論理ｌレベル入力が論理０レベル入力のいずれかを有するように示 されている。発振器４００がディセーブルになると、以下で詳細に説明するよう ニ論理ルベルがＢＷＣ入力に印加される。論理ルベルが０５ＯＮ人力に印加され ると、ＮＡＮＤゲート２２２に対するＢＷＣ入力と０３ＯＮ入力とが共に高レベ ルになり、第３図で説明した高帯域幅動作が選択され、第２相互コンダクタンス 増幅器２１８が第１相互コンダクタンス増幅器２０２に結合される。第１および 第２相互コンダクタンス増幅器はイネーブルになり、発振器が発振を開始できる ようになる。発振器出力は、論理ルベルが０５ＯＮ入力に印加された直後に、動 作周波数Ｆ。でスイッチングを開始する。バッファ３２２の出力は第４図のプロ グラマブル状態検出器４０２によってモニタされ、Ｏ８２として前もって選択さ れた入力は論理ルベルになり、Ｏ８１のレベルはいずれでもよい。第６図に示す ようにバッファ出力のいくつかの遷移が生じ、発振器が起動したことを示すと、 プログラマブル状態検出器は論理Ｏレベルに切り換わり、この論理ＯレベルはＢ ＷＣ人力に戻される。デュアル帯域幅水晶制御発振器が高帯域幅モードにある全 時間は、本発明の好適な実施例では約３ミリ秒である。デュアル帯域幅水晶発振 器は、論理０レベルがＢＷＣ入力に印加されると高帯域幅モードから低帯域幅モ ードに切り換わる。発振器４００は、第６図に示すように、論理Ｏレベルが０５ ＯＮ入力に印加されて再度ディセーブルになるまで、低帯域幅モードに維持され る。ＢＷＣ入力が低レベルに維持されている間、デュアル帯域幅水晶発振器の電 流消費は最低レベルになり、発振器を高速起動するのに必要な電流消費量に比べ 電流消費は最小限に抑えられる。

要するに、状態検出器回路をデュアル帯域幅水晶発振器に追加すると、バッテリ 節電動作シーケンスの場合と同様に、発振器は繰り返しオン／オフすることがで き、しがも高ｔｔＬを短期間印加することにより発振器の高速立ち上がりが保証 され、その後発振器の発振は比較的低い電流消費で維持される。

第５図は、従来のまたは非合成水晶発振器で用いるのに適した、本発明のプログ ラマブル状態検出器の電気概略図である。第５図は、第６図を参照することによ り最もよく理解され、第６図はプログラマブル状態検出器の動作中のすべてでは ないが一部のタイミング波形を示す。上述のように、第５図のプログラマブル状 態検出器４０２は、＃２表に記載する３つの動作モードを与える。各動作モード について個別に詳細に説明する。

第２表に示すプログラマブル状態検出器の第１動作モードは、低帯域幅のみの動 作である。この場合、Ｏ５２人力４０４は論理０レベル信号であり、Ｏ３１人力 ４０６も論理Ｏレベル信号である。論理０レベル信号がＯ８２人力に印加される と、ＣＭＯＳインバータ５０２の入力は、ＣＭＯ５ＮＡＮＤゲート５０４に対す る入力と同様に、論理Ｏレベルになる。ＣＭＯＳインバータ５０２の出力では論 理ｌとなり、これはＣＭＯ５ＮＡＮＤゲート５０６に対する入力として印加され る。ＣＭＯ５ＮＡＮＤゲート５０６に対する他方の入力は０５１人力から印加さ れ、これは論理Ｏレベル入力である。従って、ＣＭＯＳ　ＮＡＮＤゲート５０６ の出力は論理ルベルになり、これはＣＭＯＳ　ＮＡＮＤゲート５０８に対する入 力として印加される。

Ｏ５２から印加されるＣＭＯＳ　ＮＡＮＤゲート５０４に対する入力はこの時点 で論理０レベルであるので、ＣＭＯＳ　ＮＡＮＤゲート５０４の出力は、他方の ゲート人力に印加される信号状態にかかわらず、論理ルベルになる。

ＣＭＯＳ　ＮＡＮＤゲート５０８に対する両方の入力が論理ルベルの場合、ＣＭ ＯＳ　ＮＡＮＤゲート５０８の出力は論理Ｏレベルになる。上記の説明から、論 理Ｏレベルがデュアル帯域輻水晶制御発振器２００のＢＷＣ入力に印加されると 、第２相互コンダクタンス増幅器はディセーブルになり、発振器水晶を有する回 路内には第１相互コンダクタンス増幅器のみが残る。上記の説明から、これは低 帯域幅モードとして説明されており、このモードでは発振器は最小電流レベルで 動作して、確実な水晶発振を維持している。

第２表に示すプログラマブル状態検出器の第２動作モードは、高帯域幅のみの動 作である。この場合、Ｏ８２入力４０４は論理Ｏレベル信号のままであり、Ｏ５ １入力４０６は論理ルベル信号である。論理Ｏレベル信号がＯ８２人力に印加さ れると、ＣＭＯＳインバータ５０２に対スる入力は、ＣＭＯＳ　ＮＡＮＤゲート ５０４に対する入力と同様に、論理Ｏレベルになる。ＣＭＯＳインバータ５０２ の出力では論理１となり、これはＣＭＯＳ　ＮＡＮＤゲート５０６に対する入力 として印加される。ＣＭＯＳ　ＮＡＮＤゲート５０６に対する他方の入力はＯ５ １人力から印加され、これも論理ルベル入力である。従って、ＣＭＯＳ　ＮＡＮ Ｄゲート５０６の出力は論理０レベルになり、これはＣＭＯＳ　ＮＡＮＤゲート ５０８に対する入力として印加される。Ｏ８２人力から印加されるＣＭＯＳ　Ｎ ＡＮＤゲート５０４に対する入力はこの時点で論理０レベルであるので、ＣＭＯ Ｓ　ＮＡＮＤゲート５０４の出力は、他方のゲート入力に印加される信号状態に かかわらず、論理ルベルになる。ＣＭＯＳ　ＮＡＮＤゲート５０８に対する一方 の入力が論理ルベルであり、もう一方の入力が論理Ｏレベルである場合、ＣＭＯ Ｓ　ＮＡＮＤゲート５０８の出力は論理ルベルになる。上記の説明から、論理ル ベルがデュアル帯域輻水晶制御発振器２００のＢＷＣ入力に印加されると、第２ 相互コンダクタンス増幅器はイネーブルになり、発振器水晶を有する回路内の第 １相互コンダクタンス増幅器の利得を増大させる。上記の説明から、これは高帯 域幅モードとして説明されており、このモードでは発振器は最大電流レベルで動 作して、発振器の高速立ち上がり時間を保証する。

第２表に示すプログラマブル状態検出器の第３動作モードは、自動帯域幅動作モ ードである。この場合、Ｏ５２入力４０４は論理ルベル信号であり、Ｏ５１入力 ４０６は論理ルベル信号または論理Ｏレベル信号である。論理ルベル信号が０５ ２人力に印加されると、ＣＭＯＳインバータ５０２に対する入力は、ＣＭＯＳ　 ＮＡＮＤゲート５０４に対する入力と同様に、論理ルベルになる。ＣＭＯＳイン バータ５０２の出力では論理０となり、これはＣＭＯＳ　ＮＡＮＤゲート５０６ に対する入力として印加される。ＣＭＯＳ　ＮＡＮＤゲート５０６に対する他方 の入力は、０５１人力から印加される。ＣＭＯＳインバータ５０２の出力は論理 Ｏレベル信号であるので、ＣＭＯＳ　ＮＡＮＤゲート５０６の出力は、ＣＭＯＳ 　ＮＡＮＤゲート５０８に対する入力として印加されるＯ８１入力信号にかかわ らず、論理ルベルである。Ｏ８２人力から印加されるＣＭＯＳ　ＮＡＮＤゲート ５０４に対する入力はこの時点で論理ルベルであるので、ＣＭＯＳ　ＮＡＮＤゲ ート５０４に対する第２人力における信号が出力状態を決定する。

上記の説明から、第６図に示すようにデュアル帯域輻発振器に対する０５ＯＮ入 力が低レベルの場合、発振器はディセーブルになる。論理Ｏレベル信号はＤフリ ップフロップ５１０，５１２のリセット入力にも印加され、Ｄフリップフロップ ５１０，５１２のＱ出力においてフリップフロップを論理Ｏレベルにリセットす る。この状態は、リセット入力レベルが論理Ｏレベルである限り継続し、これは 装置がバッテリ節電モードである場合に生じる。Ｄフリップフロ７プ５１２のＱ バー出力は論理ルベルになり、これはＣＭＯＳ　ＮＡＮＤゲート５０４の入力に 印加される。

上記の説明から、他方の入力も論理ルベルになるので、ＣＭＯＳ　ＮＡＮＤゲー ト５０４の出力は論理Ｏレベルになり、これはＣＭＯＳ　ＮＡＮＤゲート５０８ に対する入力として印加される。ＣＭＯＳ　ＮＡＮＤゲート５０８に対する一方 の入力が論理０レベルの場合、ＣＭＯＳ　ＮＡＮＤゲート５０８の出力は論理ル ベルになる。上記の説明から、論理ルベルがデュアル帯域輻水晶制御発振器２０ ０のＢＷＣ入力に印加されると、第２相互コンダクタンス増幅器はイネーブルに なり、発振器水晶を有する回路内の第１相互コンダクタンス増幅器の利得を増大 させる。上記の説明から、これは高帯域幅モードとして説明されており、このモ ードでは発振器は最大電流レベルで動作して、発振器の高速立ち上がり時間を保 証する。その結果、上記の状態は、バッテリ節電モードをアクティブ状態に維持 しつつ、デュアル帯域幅水晶発振器を高帯域幅モードにする。

バッテリ節電モードが非アクティブにされると、論理ルベルが０３ＯＮ入力に印 加され、デュアル帯域幅水晶発振器が高帯域幅モードで動作開始することを可能 にする。

クロック出力３３０はＣＭＯＳ　ＮＯＲゲート５１４の一方の入力に印加され、 もう一方の入力はＤフリップフロ・ノブ５１２のＱ出力から印加され、このＱ出 力は上記のようにこの時点で論理０レベルである。クロック出力３３０の最初の 正の遷移において、ＣｕＯ２ＮＯＲゲート５１４の出力は論理０レベルになり、 Ｄフリップフロップ５１０をクロックする。Ｄ入力はＤフリップフロップ５１０ のＱバー出力から印加される論理ルベルなので、Ｄフリップフロップ５１０のＱ 出力は論理ルベルになる。クロック出力３３０の次の正の遷移において、ＣｕＯ ２ＮＯＲゲート５１４の出力は再度論理Ｏレベルになり、Ｄフリップフロップ５ １０を再度クロックする。Ｄ入力はＤフリップフロップ５１０のＱバー出力がら 印加される論理０レベルなので、Ｄフリップフロップ５１０のＱ出力は論理０レ ベルになり、これはＤフリップフロップ５１２をクロックする。Ｄフリップフロ ップの０人力は論理ルベルなので、Ｑ出力は論理ｌレベルになり、これはＣｕＯ ２ＮＯＲゲート５１４に対する入力として印加され、Ｄフリップフロップ５１０ ，５１２のそれ以上のクロック動作を不能にする。ＤフリップフロップのＱバー 出力は論理０レベルとなり、これはＣｕＯ２ＮＡＮＤゲート５０４の入力に印加 され、出力を論理ｌレベルにし、これはＣｕＯ３ＮＡＮＤゲート５０８に対する 一方の入力として印加される。上述のように、ＣｕＯ３ＮＡＮＤゲート５ｏ８に 対するもう一方の入力も論理ルベルであり、出力を論理Ｏレベルにし、この出力 はデュアル帯域幅水晶発振器のＢＷＣ入力に結合される。上記の説明がら、その 結果、デュアル帯域幅水晶発振器は低帯域幅モードになり、このモードでは第２ 相互フンダクタンス増幅器はディセーブルになり、発振器の動作は低電流消費モ ードになる。このモードは次のバッテリ節電デユーティ・サイクルが生じるまで 維持され、上述のように、これによってプログラマブル状態検出器がリセットさ れる。上記の説明から、立ち上がり時の発振器の遷移の実際の数は、−例として ２つにとどめているが、任意の数の遷移をモニタして発振器のアクティビティを 判定できることは明らかである。また、モニタする遷移の数が多いほど、発振器 動作の立ち上がリサイクル中に消費されるエネルギも大きくなることは明らかで ある。

要するに、デュアル帯域幅水晶発振器の高帯域幅動作モードおよび低帯域輻動作 モードを自動的に選択できる状態検出器を説明してきた。上述のように状態検出 器を用いると、発振器の高速立ち上がりが行なわれ、その後発振器の発振は低い 電流消費で維持される。

第７図は、本発明のデュアル帯域幅水晶発振器４００を用いる周波数合成器の電 気ブロック図である。デュアル帯域幅水晶制御発振器４００の応用は非周波数合 成発振器の動作の単純な延長にすぎないことは当業者には明らかであるので、以 下では周波数合成器の動作の簡単な説明しか行なわない。デュアル帯域幅水晶制 御発振器、または基準発振器４００の出力は、Ｎ分周分周器７０２に印加され、 この分周器７０２は入力周波数を適切に分周して基準周波数ＦＲを抽出し、この 基準周波数は位相周波数検波器７０４に対する一方の入力として印加される。位 相周波数検波器７０４に対するもう一方の入力は、Ｎ分周分周器７０６から抽出 される。これら２つの入力周波数は位相周波数検波器７０４によって比較され、 いずれの周波数が他方の周波数より進んでいるかに応じて、その出力においてポ ンプアップ（ＰＵ）またはポンプダウン（Ｐ　Ｄ）信号が生成され、この信号は 充電回路７１０に印加される。この充電回路は、コンデンサ７１２両端の電圧を 増加あるいは低下させ、それにより電圧制御発振器７０８の出力周波数を増加あ るいは低下させ、この出力周波数はＮ分周分周器７０６に対する入力として印加 される。この周波数ループの動作についてのより詳細な説明は、米国特許第４， １６７．７１１号”Ｐｈａｓｅ　Ｄｅｔｅｃｔｏｒ　０ｕｒｐｕｔ　Ｓｔａｇｅ 　ｆｏｒ　Ｐｈａｓｅ　ＬｏｃｋｅｄＬｏｏｐ’“、Ｓｍｏｏｔにおいてなされ ており、該特許は本発明の譲受人に譲渡されている。

バッテリ節電動作中、基準発振器４００および関連するループ素子は遮断される 。発振器のアクティビティを判定するためデュアル帯域幅水晶発振器の出力を検 出する必要のあった非合成発振器とは異なり、上述のように、発振器４００とＶ ＣＯ７０８の出力の両方がアクティブになるまで発振器の帯域幅は切り換わらな い。これは、Ｎ分周分周器７０２およびＮ分周分周器７０６の出力を発振器のア クティビティについてモニタするＰＦＤ　（位相周波数検波器）ホールドオフ回 路７１４によって実現される。このＰＦＤホールドオフ回路の動作の完全な説明 は、米国特許出願第０７／３２２，３９３号、　”Ｆｒｅｑｕｅｎｃｙ　Ｓｙｎ ｌｈｅｓｉｚｅｒｗｉｔｈ　Ｃｏｎｔｒｏｌ　ｏｆ　５ｔａｒｔ−ｕｐ　Ｂａｔ ｔｅｒｙ　ＳａｖｉｎｇＯｐｅｒａｔｉｏｎｓ”、　Ｈｅｒｏｌｄ　ｅｔ　ａｌ 、においてなされている。周波数合成器と共に用いる場合のデュアル帯域幅水晶 発振器の動作は、上記のものと実質的に同一である。

本発明の特定の実施例について説明してきたが、さらなる修正や改良は当業者に は明らかである。本明細書にて開示され請求された基本原理を維持する一切の修 正は、本発明の範囲および精神に含まれるものとする。

第６図 第７図 国際調査報告

Claims (11)

【特許請求の範囲】
1. １．デュアル帯域幅水晶発振器であって：発振器水晶； 前記発振器水晶に結合された入力と出力とを有し、かつ、前記発振器水晶による 発振を第１電流レベルで維持するのに十分な第１利得を有する第１相互コンダク タンス増幅器；および 前記第１相互コンダクタンス増幅器の前記入力に結合された入力と、前記第１相 互コンダクタンス増幅器の前記出力に結合された出力とを有し、かつ、前記第１ 相互コンダクタンス増幅器の利得を増大して、前記発振器水晶による発振を第２ 電流流出で維持する第２利得を有する第２相互コンダクタンス増幅器； によって構成され； 前記第２相互コンダクタンス増幅器が、第１帯域幅制御信号に応答して、前記第 ２相互コンダクタンス増幅器を前記第１相互コンダクタンス増幅器から分離して 、それにより第１電流により発振を行ない、かつ、さらに第２帯域幅制御信号に 応答して、前記第２相互コンダクタンス増幅器を前記第１相互コンダクタンス増 幅器に結合して、それにより第２電流により発振を行なう分離手段をさらに含ん で構成されることを特徴とするデュアル帯域幅水晶発振器。
2. ２．前記第１相互コンダクタンス増幅器が、バッテリ節電制御信号に応答して、 前記第１相互コンダクタンス増幅器による前記発振器水晶の発振を不能にするバ ッテリ節電手段をさらに含んで構成されることを特徴とする請求項１記載のデュ アル帯域幅水晶発振器。
3. ３．前記分離手段が、さらにバッテリ節電制御信号に応答して、前記第２相互コ ンダクタンス増幅器を前記第１相互コンダクタンス増幅器から分離して、それに より前記第２相互コンダクタンス増幅器による前記発振器水晶の発振を不能にす ることを特徴とする請求項２記載のデュアル帯域幅水晶発振器。
4. ４．前記第２電流が、前記第１電流よりも実質的に大きいことを特徴とする請求 項１記載のデュアル帯域幅水晶発振器。
5. ５．前記第１相互コンダクタンス増幅器がＣＭＯＳゲートであることを特徴とす る請求項１記載のデュアル帯域幅水晶発振器。
6. ６．前記ＣＭＯＳゲートがＮＡＮＤゲートであることを特徴とする請求項５記載 のデュアル帯域幅水晶発振器。
7. ７．前記第２相互コンダクタンス増幅器がＣＭＯＳインバータであることを特徴 とする請求項１記載のデュアル帯域幅水晶発振器。
8. ８．前記ＣＭＯＳインバータが３状態出力を有することを特徴とする請求項７記 載のデュアル帯域幅水晶発振器。
9. ９．前記発振器の出力が実質的に正弦であることを特徴とする請求項１記載のデ ュアル帯域幅水晶発振器。
10. １０．外部回路に対して方形波出力信号を発生する波形整形手段をさらに含んで 構成されることを特徴とする請求項９記載のデュアル帯域幅水晶発振器。
11. １１．バッテリ節電制御信号に応答して、発振器のアクティビティがない期間中 に第２帯域幅制御信号を発生する状態検出器手段をさらに含み； 該状態検出器手段は、発振器のアクティビティを検出した後、さらに第１帯域幅 制御信号を発生し；第２帯域幅制御信号により発振器の高速立ち上がりを行ない 、かつ第１帯域幅制御信号により低電流動作を行なうことを特徴とする請求項３ 記載のデュアル帯域幅水晶発振器。