JPS61191076A - 化合物半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はへテロ接合を用いた化合物半導体デバイスに係
シ、特にＡＪＧａＡａとＧａＡｓ等のへテロ接合を用い
、ＡＪＧａＡｓよシホット・キャリアを注入し、ゲート
間を高速に走行せしめる縦型ＦＥＴ　（以下ホット・カ
ソードＦＥＴに関する。

〔従来の技術〕

最近へテロ接合を用いた化合物半導体デバイスに関する
研究が盛んになっておｌ）　、ＡｊＧａＡａとＧ＆Ａ＠
のヘテロ接合を用い、ＡＪＧａＡｓをホット・カソード
として用いるＦＩＴが提案されている。

通常の電子のドリフト速度はＩ　Ｘ　１０’ｅｍ／ｓで
あるのに対し、ホット・エレクトロンはＢ　ｘ　１０　
ａｍ／Ｓの速度とな夛、８倍位の速度をもつため、これ
を利用した超高速デバイスの実現が期待されている。

〔発明が解決しようとする問題点〕

縦型構造のホットキャリアを用い九ＦＥＴ　ｔ−実現す
るのに、その閾値のコントロール、歩留りなど製造プロ
セス上多くの困難性がある。

本発明は、縦型のホット・カソードＦ１３Ｔの製造プロ
セス上の問題を解決するものである。

〔問題点を解決するための手段〕

本発明においては、ホット・キャリアが走行するベース
を含む各層ｔ−ＭＢＫ　（分子線エピタキシャル）法等
で形成し、耐熱性のＭｏＧｅ　（モリブデン・ゲルマニ
ウム）をエミッタ電極に用い、該Ｍ６Ｇｅのパターンを
用いてセルファライン的にホット・カソードのＡＪＧａ
Ａｓ層等の幅とチャネルの幅を制御する。

〔作　用〕

上記によれば、ホット・キャリアが走行するベースの幅
はＭＢＥによ〕１μｍ以下に精度良く形成でき、ホット
・キャリアは高速のま＼コレクタに達することができる
。

また、ホット・Φヤリアを注入するＡｊＧａＡｓ等のエ
ミッタの幅はＭｏＧｅのエミッタ電極の幅からセルファ
ライン的に形成でき、さらにイオン注入によりベースの
電流通路の幅もセルファライン的に決定されるので、閾
値（Ｖｔｈ）の製造上の制御が容易であシ、歩留シも向
上する。

〔実施例〕

第１図に本発明の一実施例の製造工程を示している。

第１図（Ａ）参照 ■　ｎ”−ＧａＡｓ基板１上にキャリア濃度２　Ｘ　１
０”ａｍ−”のｎ”−ＧａＡａバッファ層（コレクタ）
２を３０００〜５ｏｏｏ　Ｘ成長する。次にｎ　−Ｇａ
Ａｓベース層３をキャリア濃度Ｉ　Ｘ　１０１０１７ａ
”で５００〜２０００Ｘの膜厚に成長し、さらにホット
・カソードになるキャリア濃度２　Ｘ　１０”ａｍ−”
のｎ”−ＡＪＧａＡｓ層４を２０００　Ｘの膜厚に成長
し、さらにその上にｎ”−ＧａＡｓ層のキャップ層５を
キャリア濃度２　Ｘ　１０”で２０００　Ｘの膜厚に形
成する。これら各層はＭＢＥ法によって形成される。

第１図ＣＢ）参照 ■　上記■の成長基板上に、ＭｏＧｅ（モリブデン・ゲ
ルマニウム）のエミッタ電極６ｔ−閾値により決定され
る所定幅にリフト・オフで形成する。例えばエミッタ電
極のＭｏＧ５＋は、まず１０００　Ｘの厚さのＧｅを付
着し、次にその上に３０００　ＸのＭｏを付着すること
により形成する。Ｇｅはｎ”−ＧａＡｓ５に対してオー
ミックに接続するのに必要であり、上の庵は耐熱性金属
でメジ、後工程の熱処理のために選定したものである。

Ｍｏは密着性に優れ、後工程の９００℃、５秒の熱処理
に耐える。しかし、他の耐熱性金属１例えばＷ（タング
ステン）ではその熱処理時にはがれてしまう恐れがある
。

■　ｎ”−ＧａＡｓ層５　＊　ｎ”　　Ａ！ＧａＡｓ層
４をエミッタ電極６をマスクに用いてエツチングによ）
除去する。

第１図（Ｃ）参照 ■　ｐ型の不純物、例えばＭｇ”　（マグネシウム）を
５０　ｋ＠Ｖで１×１０Ｃｍ　で注入し、セルファライ
ンでＰ”−ＧａＡｓ層７を形成する。

■　上記■の注入イオンの活性化及び■のエミッタ電標
のオーミック接触形成のための熱処理を９００℃、５秒
のランプ・アニールで行なう。

第１図（Ｄ）参照 ■　ベース電極９をＡｕＺｎ／Ａｕで形成する。そのた
め、まずｐ”−ＧａＡａの上にＡｕ＋　Ｚｎを各１００
Ｘ蒸着し、次にＡｕを３０００　Ｘ蒸溜する。

■　最後にｐ”−ＧａＡｓ層７とｎ−ＧａＡｓ層３とを
エツチングして孔８を形成し、ｎ”−ＧａＡｓ層２にＡ
ｕＧｅ／Ａｕのコレクタ電極１０を形成する。例えば、
Ａｕ。

Ｇｅは各２００Ｘの厚さ、Ａｕは２８００　Ｋの厚さに
形成する。

■　上記■■の電極のアロイを４５０℃で１分間行なう
。

以上で第１図（Ｄ）のデバイスが完成する。その構造に
よれば、動作時にベースに電圧をかけるとｐ”−ＧａＡ
ｓ層７がら空乏層が電流通路のｎ−ＧａＡｓ層３中に伸
びて電流制限を行なう。エミッタのｎ＋−ＡＪＧａＡｇ
層４から注入される電子はｎ”−ＡＪＧａＡａとｎ−Ｇ
ａＡｓの間に形成されるギャップのエネルギをもらって
ホット・エレクトロンになって約２０００〜ｓｏｏ　Ｘ
のベース中を超高速に通過し、コレクタのｎ”−ＧａＡ
ｓ層２に達する。そのため、本実施例のデバイスのスイ
ッチング時間は非常に短かＣ］、通常のＦＩＴのスイッ
チングの遅延時間などと比較すると約λ〜名に短縮でき
る。

なお、エレクトロンがホットに注入されるためには、ｎ
＋ＡｊＧａＡｓとｎ　−ＧａＡｓとの間のエネルギのギ
ャップが０．３６　ｅＶ以下となるようにすれば良く、
例えばｋｌ、、　Ｇａ０．、　Ａｓとすればエネルギの
ギャップは０８２５〜０．３　ｅＶとなシ、ホット・エ
レクトロンが注入される。

〔発明の効果〕

以上のように、本発明によれば、ホット・キャリアが走
行するベースの厚みはＭＢＥ等によυ高精度に１μｍ以
下の厚さに制御でき、一方間値を決定するエミッタの幅
とベースの電流通路の幅はＭｏＧｅエミッタ電極とセル
ファライン的に形成できるものである。その際、Ｍｏは
、９００℃、５秒というフラッシュ・ランプ・アニール
に耐えることから、それを採用することを可能とするも
のであり、ベースのｐ＋イオン注入層が移動することを
防止して注入イオンを活性化できるとともに、Ｑｅによ
りｎ＋層との良好なコンタクトが形成できる。これらの
結果、本発明によれば、きわめて高速な動作が可能なデ
バイスを提供することができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｄ）は本発明の一実施例の製造工程を
示す図。 １−ｎ”−ＧａＡａ基板 ２−　ｎ”−ＧａＡｓ　（バッファ）層３−　ｎ　−Ｇ
ａＡｓ　（ベース）層 ４　−　　ｎ”−人ＪＧａＡｓ　　層 ５・・・ｎ”−ＧＩＬＡｌ１層（キャップ層）６・・・
エミッタ電極 ７・・・ｐ”−ＧａＡｓ層 ８・・・孔 ９・・・ベース電極 ｌＯ・・・コレクタ１１！極

Claims (1)

1. 【特許請求の範囲】 以下の各工程を順に含むことを特徴とする化合物半導体
   装置の製造方法、 （ａ）基板上に第１導電型の高濃度な化合物半導体コレ
   クタ層、第１導電型の化合物半導体ベース層、該化合物
   半導体ベース層よりワイド・ギャップな化合物半導体エ
   ミッタ層、及び、化合物半導体キャップ層を順に成長す
   る工程、 （ｂ）上記（ａ）により得られる成長基板上に、エミッ
   タ電極のＧｅ及びＭｏを順に付着しパターニングする工
   程、 （ｃ）前記エミッタ電極をマスクに用い成長基板の前記
   化合物半導体キャップ層及びワイド・ギャップな化合物
   半導体エミッタ層を除去し、エミッタ領域を形成する工
   程、 （ｄ）第２導電型の不純物イオンの注入を行ない、前記
   エミッタ領域直下部以外の前記化合物半導体ベース層に
   第２導電型の高濃度不純物層を形成する工程、 （ｅ）短時間の熱処理を行ない、上記（ｂ）におけるエ
   ミッタ電極のオーミック接触形成及び上記（ｄ）におけ
   る第２導電型の高濃度不純物層の活性化を行なう工程、 （ｆ）前記第２導電型の高濃度不純物層及び化合物半導
   体コレクタ層に各々電極を形成する工程。