JPH0552960B2 - - Google Patents
Info
- Publication number
- JPH0552960B2 JPH0552960B2 JP59203255A JP20325584A JPH0552960B2 JP H0552960 B2 JPH0552960 B2 JP H0552960B2 JP 59203255 A JP59203255 A JP 59203255A JP 20325584 A JP20325584 A JP 20325584A JP H0552960 B2 JPH0552960 B2 JP H0552960B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- address
- counter
- dynamic ram
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computational Linguistics (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は音声を分析合成する音声分析合成装置
に関する。
に関する。
音声分析合成装置では音声の分析データを記憶
するために大容量のメモリを必要とする。しかも
音声を実時間で処理するためには高速でアクセス
できるものでなけらばならない。従来はこのメモ
リとして、周辺回路の構成が容易なスタテイツク
RAMを用いていた。しかしながら、分析合成す
べき音声の時間が長くなると、必要とするメモリ
の容量も飛躍的に大きくなる。スタテツイク
RAMはコストが高いため、メモリ容量が大きく
なるとスタテツクRAMのコストが音声分析合成
装置自体のコストを引き上げることになり問題で
あつた。
するために大容量のメモリを必要とする。しかも
音声を実時間で処理するためには高速でアクセス
できるものでなけらばならない。従来はこのメモ
リとして、周辺回路の構成が容易なスタテイツク
RAMを用いていた。しかしながら、分析合成す
べき音声の時間が長くなると、必要とするメモリ
の容量も飛躍的に大きくなる。スタテツイク
RAMはコストが高いため、メモリ容量が大きく
なるとスタテツクRAMのコストが音声分析合成
装置自体のコストを引き上げることになり問題で
あつた。
ダイナミツクRAMはスタテツクRAMに比べ
てコストが低いため、高速で大容量のメモリを必
要とする音声分析合成装置に適している。しかし
ながらダイナミツクRAMは常にリフレツシユす
る必要がある。しかも音声の分析合成は実時間で
動作させる必要があり、リフレツシユの期間も音
声の分析合成しなければならない。従つて、ダイ
ナミツクRAMを音声分析合成装置に用いるため
には複雑なタイミング制御を行う周辺回路を設け
なければならないという問題があつた。
てコストが低いため、高速で大容量のメモリを必
要とする音声分析合成装置に適している。しかし
ながらダイナミツクRAMは常にリフレツシユす
る必要がある。しかも音声の分析合成は実時間で
動作させる必要があり、リフレツシユの期間も音
声の分析合成しなければならない。従つて、ダイ
ナミツクRAMを音声分析合成装置に用いるため
には複雑なタイミング制御を行う周辺回路を設け
なければならないという問題があつた。
本発明は上記事情を考慮してなされたもので、
複雑な周辺回路を付加することなくダイナミツク
RAMを接続することができる音声分析合成装置
を提供ることを目的とする。
複雑な周辺回路を付加することなくダイナミツク
RAMを接続することができる音声分析合成装置
を提供ることを目的とする。
この目的を達成するために本発明による音声分
析合成装置は、音声を分析して分析データを所定
ビツトレートで発生してこれをダイナミツク
RAMに記憶させる分析手段と、前記ダイナミツ
クRAMから前記分析データを前記所定ビツトレ
ートで読み出して音声を合成する合成手段とを有
する音声分析合成回路と、前記ダイナミツク
RAMのリフレツシユアドレスを示し、前記所定
ビツトレートの整数倍の周波数に相当するリフレ
ツシユ周期で順次更新されるリフレツシユカウン
タと、 前記ダイナミツクRAMの現在のアクセスする
アドレスを示すアドレスカウンタと、前記リフレ
ツシユ周期に同期して前記リフレツシユカウンタ
に示されたリフレツシユアドレスに対してリフレ
ツシユ動作すると共に、前記リフレツシユ周期内
の非リフレツシユ期間において、前記アドレスカ
ウンタに示されたアクセスアドレスに対してアク
セス動作する制御手段と、を備えたことを特徴と
する。
析合成装置は、音声を分析して分析データを所定
ビツトレートで発生してこれをダイナミツク
RAMに記憶させる分析手段と、前記ダイナミツ
クRAMから前記分析データを前記所定ビツトレ
ートで読み出して音声を合成する合成手段とを有
する音声分析合成回路と、前記ダイナミツク
RAMのリフレツシユアドレスを示し、前記所定
ビツトレートの整数倍の周波数に相当するリフレ
ツシユ周期で順次更新されるリフレツシユカウン
タと、 前記ダイナミツクRAMの現在のアクセスする
アドレスを示すアドレスカウンタと、前記リフレ
ツシユ周期に同期して前記リフレツシユカウンタ
に示されたリフレツシユアドレスに対してリフレ
ツシユ動作すると共に、前記リフレツシユ周期内
の非リフレツシユ期間において、前記アドレスカ
ウンタに示されたアクセスアドレスに対してアク
セス動作する制御手段と、を備えたことを特徴と
する。
本発明の一実施例による音声分析合成装置を第
１図に示す。音声分析合成装置１０に接続された
ダイナミツクRAM１１には音声の分析データを
記憶する。例えばこのダイナミツクRAM１１は
１個あたり64K語の容量を有するものとする。音
声は音声分析合成装置１０内の分析合成回路１６
により分析され、その分析データがダイナミツク
RAM１１に記憶される。リフレツシユカウンタ
１３はダイナミツクRAM１１のリフレツシユア
ドレスを発生するもので、一定周期、すなわちリ
フレツシユ周期でカウントアツプする。このリフ
レツシユカウンタ１３は64K語のダイナミツク
RAM１１に対して７ビツト必要である。アドレ
スカウンタ１５は分析合成回路１６が音声の分析
データをダイナミツクRAM１１に書込み又は読
出しするときのアドレスを示す。64K語のダイナ
ミツクRAM１１に対して16ビツト必要である。
アドレスカウンタ１５はアドレスマルチプレクサ
１４に接続され、16ビツトのアドレスを上位に８
ビツト下位８ビツトに分割し時分割多重化して出
力する。このアドレスマルチプレクサ１４と、リ
フレツシユカウンタ１３は切換回路１２に接続さ
れている。この切換回路１２はアドレスマルチプ
レクサ１４からの出力とリフレツシユカウンタ１
３からの出力を切換えて、アドレスとしてダイナ
ミツクRAMに出力する。この切換回路１２、ア
ドレスマルチプレクサ１４、分析合成回路１６は
制御回路１７により制御される。
１図に示す。音声分析合成装置１０に接続された
ダイナミツクRAM１１には音声の分析データを
記憶する。例えばこのダイナミツクRAM１１は
１個あたり64K語の容量を有するものとする。音
声は音声分析合成装置１０内の分析合成回路１６
により分析され、その分析データがダイナミツク
RAM１１に記憶される。リフレツシユカウンタ
１３はダイナミツクRAM１１のリフレツシユア
ドレスを発生するもので、一定周期、すなわちリ
フレツシユ周期でカウントアツプする。このリフ
レツシユカウンタ１３は64K語のダイナミツク
RAM１１に対して７ビツト必要である。アドレ
スカウンタ１５は分析合成回路１６が音声の分析
データをダイナミツクRAM１１に書込み又は読
出しするときのアドレスを示す。64K語のダイナ
ミツクRAM１１に対して16ビツト必要である。
アドレスカウンタ１５はアドレスマルチプレクサ
１４に接続され、16ビツトのアドレスを上位に８
ビツト下位８ビツトに分割し時分割多重化して出
力する。このアドレスマルチプレクサ１４と、リ
フレツシユカウンタ１３は切換回路１２に接続さ
れている。この切換回路１２はアドレスマルチプ
レクサ１４からの出力とリフレツシユカウンタ１
３からの出力を切換えて、アドレスとしてダイナ
ミツクRAMに出力する。この切換回路１２、ア
ドレスマルチプレクサ１４、分析合成回路１６は
制御回路１７により制御される。
リフレツシユカウンタ１３がカウントアツプす
るカウント周期すなわちリフレツシユ周期は、ダ
イナミツクRAM１１の規格特性により定まる。
現在の規格特性によれば64K語のダイナミツク
RAM１１は2msec以内にリフレツシユアドレス
が128カウントアツプする必要があるので、リフ
レツシユカウンタ１３のリフレツシユ周期は128
×500＝64000Hz以上であればよい。ダイナミツ
クRAM１１のリフレツシユやデータのアクセス
に必要な時間は、約20nsecであり、リフレツシユ
周期の15.6μsecに比べて極めて短いので、リフレ
ツシユ周期内のリフレツシユ後の期間に分析デー
タのアクセスが可能である。
るカウント周期すなわちリフレツシユ周期は、ダ
イナミツクRAM１１の規格特性により定まる。
現在の規格特性によれば64K語のダイナミツク
RAM１１は2msec以内にリフレツシユアドレス
が128カウントアツプする必要があるので、リフ
レツシユカウンタ１３のリフレツシユ周期は128
×500＝64000Hz以上であればよい。ダイナミツ
クRAM１１のリフレツシユやデータのアクセス
に必要な時間は、約20nsecであり、リフレツシユ
周期の15.6μsecに比べて極めて短いので、リフレ
ツシユ周期内のリフレツシユ後の期間に分析デー
タのアクセスが可能である。
次に第２図を用いて動作について説明する。リ
フレツシユカウンタ１３は64KHzのリフレツシ
ユ周波数でカウントアツプする。切換回路１２も
このリフレツシユ周波数に同期して動作し、第２
図に示すように15.6μsecのリフレツシユ周期の前
半は、リフレツシユカウンタ１３のアドレスをダ
イナミツクRAM１１に供給し、リフレツシユ動
作をおこなう。リフレツシユ周期の後半はアドレ
スマルチプレクサ１４からアクセスアドレスを下
位８ビツト、上位８ビツトの２回に分割してダイ
ナミツクRAM１１に対して出力する。分析合成
回路１６はこのアクセスアドレスに対して分析デ
ータの書込みまたは読出しをおこなう。このよう
に動作させると音声の分析データのビツトレート
は64Kbit／secとなる。これより低いビツトレー
トで分析合成する場合には第３図に示すようにリ
フレツシユ周期の１回おきにデータをアクセスす
るようにすれば32Kbit／secのビツトレートで動
作させることができる。また２回おき、３回おき
等でデータをアクセスすれば、64Kbit／secの1/
３，1/4等整数分の１のビツトレートで分析合成す
ることができる。逆に64Kbit／secよりも高いビ
ツトレートで分析合成する場合は、リフレツシユ
周波数を高くすればよい。
フレツシユカウンタ１３は64KHzのリフレツシ
ユ周波数でカウントアツプする。切換回路１２も
このリフレツシユ周波数に同期して動作し、第２
図に示すように15.6μsecのリフレツシユ周期の前
半は、リフレツシユカウンタ１３のアドレスをダ
イナミツクRAM１１に供給し、リフレツシユ動
作をおこなう。リフレツシユ周期の後半はアドレ
スマルチプレクサ１４からアクセスアドレスを下
位８ビツト、上位８ビツトの２回に分割してダイ
ナミツクRAM１１に対して出力する。分析合成
回路１６はこのアクセスアドレスに対して分析デ
ータの書込みまたは読出しをおこなう。このよう
に動作させると音声の分析データのビツトレート
は64Kbit／secとなる。これより低いビツトレー
トで分析合成する場合には第３図に示すようにリ
フレツシユ周期の１回おきにデータをアクセスす
るようにすれば32Kbit／secのビツトレートで動
作させることができる。また２回おき、３回おき
等でデータをアクセスすれば、64Kbit／secの1/
３，1/4等整数分の１のビツトレートで分析合成す
ることができる。逆に64Kbit／secよりも高いビ
ツトレートで分析合成する場合は、リフレツシユ
周波数を高くすればよい。
このように本実施例によればリフレツシユ周期
に同期して分析データのアクセスをするようにし
ているので、複雑な周辺回路を設けることなく、
ダイナミツクRAMの接続が可能である。
に同期して分析データのアクセスをするようにし
ているので、複雑な周辺回路を設けることなく、
ダイナミツクRAMの接続が可能である。
次に本発明の他の実施例による音声分析合成装
置を第４図、第５図に示す。この音声分析合成装
置全体の構成は第１図と同様であるが、リフレツ
シユカウンタ１３、アドレスマルチプレクサ１
４、アドレスカウンタ１５のビツト構成を工夫し
て、異なるメモリ容量のダイナミツクRAMを接
続可能としたものである。ここでは64K語のダイ
ナミツクRAMと256K語のダイナミツクRAMを
接続する場合について説明する。この音声分析合
成装置１０には第４図に示すように９ビツトのア
ドレス出力A0，……，A8が設けられている。
64K語のダイナミツクRAM１１を接続する場合
には、第４図ａに示すように下位８ビツトのアド
レス出力A0，……，A7をダイナミツクRAM１１
のアドレス出力A0，……，A7に接続する。９ビ
ツトのアドレス出力A0，……，A8に応じて、リ
フレツシユカウンタ１３は８ビツト、アドレスカ
ウンタ１５は18ビツトのものが設けられている。
置を第４図、第５図に示す。この音声分析合成装
置全体の構成は第１図と同様であるが、リフレツ
シユカウンタ１３、アドレスマルチプレクサ１
４、アドレスカウンタ１５のビツト構成を工夫し
て、異なるメモリ容量のダイナミツクRAMを接
続可能としたものである。ここでは64K語のダイ
ナミツクRAMと256K語のダイナミツクRAMを
接続する場合について説明する。この音声分析合
成装置１０には第４図に示すように９ビツトのア
ドレス出力A0，……，A8が設けられている。
64K語のダイナミツクRAM１１を接続する場合
には、第４図ａに示すように下位８ビツトのアド
レス出力A0，……，A7をダイナミツクRAM１１
のアドレス出力A0，……，A7に接続する。９ビ
ツトのアドレス出力A0，……，A8に応じて、リ
フレツシユカウンタ１３は８ビツト、アドレスカ
ウンタ１５は18ビツトのものが設けられている。
64K語のダイナミツクRAM１１に対しては、
第５図ａに示すようにリフレツシユカウンタ１３
の下位７ビツトだけを与える。アドレスカウンタ
１５はその下位16ビツトを用い、これを８ビツト
ずつ２つに分割しアドレスマルチプレクサ１４に
より出力する。
第５図ａに示すようにリフレツシユカウンタ１３
の下位７ビツトだけを与える。アドレスカウンタ
１５はその下位16ビツトを用い、これを８ビツト
ずつ２つに分割しアドレスマルチプレクサ１４に
より出力する。
これに対し256K語のダイナミツクRAM１１を
接続する場合には、第４図ｂに示すように９ビツ
トのアドレス出力A0，……，A8をダイナミツク
RAM１１のアドレス入力A0，……，A8に接続す
る。またリフレツシユカウンタ１３は第５図ｂに
示すように全８ビツトを256K語のダイナミツク
RAM１１に与える。アドレスカウンタ１４は全
18ビツトを用い、これを９ビツトずつ２つに分割
し、アドレスマルチプレクサ１４により出力す
る。
接続する場合には、第４図ｂに示すように９ビツ
トのアドレス出力A0，……，A8をダイナミツク
RAM１１のアドレス入力A0，……，A8に接続す
る。またリフレツシユカウンタ１３は第５図ｂに
示すように全８ビツトを256K語のダイナミツク
RAM１１に与える。アドレスカウンタ１４は全
18ビツトを用い、これを９ビツトずつ２つに分割
し、アドレスマルチプレクサ１４により出力す
る。
リフレツシユ動作に関しては、64K語のダイナ
ミツクRAMでは2msec以内に128アドレスが必要
であり、256K語のダイナミツクRAM１１では
4msec以内に256アドレスが必要である。したが
つて64K語でも256K語でも、音声分析合成装置
１０から同一のタイミングでダイナミツクRAM
１１をリフレツシユすればよい。
ミツクRAMでは2msec以内に128アドレスが必要
であり、256K語のダイナミツクRAM１１では
4msec以内に256アドレスが必要である。したが
つて64K語でも256K語でも、音声分析合成装置
１０から同一のタイミングでダイナミツクRAM
１１をリフレツシユすればよい。
このように本実施例によれば、外部からの
64K／256K切換信号によりアドレスマルチプレ
クサ１４の動作を切換るだけで64K語のダイナミ
ツクRAMの256KのダイナミツクRAMのいずれ
も接続することができる。
64K／256K切換信号によりアドレスマルチプレ
クサ１４の動作を切換るだけで64K語のダイナミ
ツクRAMの256KのダイナミツクRAMのいずれ
も接続することができる。
本実施例では64K語のダイナミツクRAMと
256K語のダイナミツクRAMを切換えて接続する
ようにしたが、他の容量、例えば1M語のダイナ
ミツクRAMと4M語のダイナミツクRAMを切換
えて接続する場合でも同様に実現できる。また３
種類以上の異なる容量のダイナミツクRAMに対
しても同様に切換えて接続することができる。
256K語のダイナミツクRAMを切換えて接続する
ようにしたが、他の容量、例えば1M語のダイナ
ミツクRAMと4M語のダイナミツクRAMを切換
えて接続する場合でも同様に実現できる。また３
種類以上の異なる容量のダイナミツクRAMに対
しても同様に切換えて接続することができる。
以上説明したように本発明のダイナミツク
RAMを用いるようにした音声分析合成装置は、
リフレツシユカウンタ（リフレツシユ動作）と音
声分析合成回路（データアクセス）とを同期して
動作させ、更に、両者によるダイナミツクRAM
へのアクセスタイミングをずらして原理的に互い
に競合しないようにしている。この結果、音声合
成回路は、ダイナミツクRAMを用いた場合であ
つても、リフレツシユ動作の終了を待つことがな
く、随時、ダイナミツクRAMにアクセスでき、
音声の分析合成を実時間で実行して聴感上違和感
のない音声処理を行うことができる。更に、複雑
な周辺回路を付加することなくコストの低いダイ
ナミツクRAMを接続することができる。従つ
て、音声分析合成装置自体のコスト低減を図るこ
とができる。また、ダイナミツクRAMがアドレ
スをマルチプレクスして与える形式のものが多
く、その場合にはアドレス線が減少し、音声分析
合成装置とLSI化する場合に半導体チツプを小型
化できる。
RAMを用いるようにした音声分析合成装置は、
リフレツシユカウンタ（リフレツシユ動作）と音
声分析合成回路（データアクセス）とを同期して
動作させ、更に、両者によるダイナミツクRAM
へのアクセスタイミングをずらして原理的に互い
に競合しないようにしている。この結果、音声合
成回路は、ダイナミツクRAMを用いた場合であ
つても、リフレツシユ動作の終了を待つことがな
く、随時、ダイナミツクRAMにアクセスでき、
音声の分析合成を実時間で実行して聴感上違和感
のない音声処理を行うことができる。更に、複雑
な周辺回路を付加することなくコストの低いダイ
ナミツクRAMを接続することができる。従つ
て、音声分析合成装置自体のコスト低減を図るこ
とができる。また、ダイナミツクRAMがアドレ
スをマルチプレクスして与える形式のものが多
く、その場合にはアドレス線が減少し、音声分析
合成装置とLSI化する場合に半導体チツプを小型
化できる。
第１図は本発明の一実施例による音声分析合成
装置のブロツク図、第２図、第３図は同音声分析
合成装置の動作を示す図、第４図は本発明の他の
実施例による音声分析合成装置のブロツク図、第
５図は同音声分析合成装置の動作を示す図であ
る。 １０……音声分析合成装置、１１……ダイナミ
ツクRAM、１２……切換回路、１３……リフレ
ツシユカウンタ、１４……アドレスマルチプレク
サ、１５……アドレスカウンタ、１７……制御回
路、１６……分析合成回路。
装置のブロツク図、第２図、第３図は同音声分析
合成装置の動作を示す図、第４図は本発明の他の
実施例による音声分析合成装置のブロツク図、第
５図は同音声分析合成装置の動作を示す図であ
る。 １０……音声分析合成装置、１１……ダイナミ
ツクRAM、１２……切換回路、１３……リフレ
ツシユカウンタ、１４……アドレスマルチプレク
サ、１５……アドレスカウンタ、１７……制御回
路、１６……分析合成回路。
Claims (1)
- 【特許請求の範囲】 １ 音声を分析して分析データを所定ビツトレー
トで発生してこれをダイナミツクRAMに記憶さ
せる分析手段と、前記ダイナミツクRAMから前
記分析データを前記所定ビツトレートで読み出し
て音声を合成する合成手段とを有する音声分析合
成回路と、 前記ダイナミツクRAMのリフレツシユアドレ
スを示し、前記所定ビツトレートの整数倍の周波
数に相当するリフレツシユ周期で順次更新される
リフレツシユカウンタと、 前記ダイナミツクRAMの現在のアクセスする
アドレスを示すアドレスカウンタと、 前記リフレツシユ周期に同期して前記リフレツ
シユカウンタに示されたリフレツシユアドレスに
対してリフレツシユ動作すると共に、前記リフレ
ツシユ周期内の非リフレツシユ期間において、前
記アドレスカウンタに示されたアクセスアドレス
に対してアクセス動作する制御手段と、 を備えたことを特徴とする音声分析合成装置。 ２ 音声を分析して分析データを所定ビツトレー
トで発生してこれをダイナミツクRAMに記憶さ
せる分析手段と、前記ダイナミツクRAMから前
記分析データを前記所定ビツトレートで読み出し
て音声を合成する合成手段とを有する音声分析合
成回路と、 前記ダイナミツクRAMのリフレツシユアドレ
スを示し、前記所定ビツトレートの整数倍の周波
数に相当するリフレツシユ周期で順次更新される
リフレツシユカウンタと、 前記ダイナミツクRAMの現在のアクセスする
アドレスを示すアドレスカウンタと、 このアドレスカウンタに示されたアクセスアド
レスを分割して出力するアドレスマルチプレクサ
と、 前記リフレツシユカウンタからのリフレツシユ
アドレスと前記アドレスマルチプレクサからのア
クセスアドレスを切換えて前記ダイナミツク
RAMに出力する切換手段と、 前記リフレツシユ周期に同期して前記切換手段
を切換え、前記リフレツシユカウンタに示された
リフレツシユアドレスに対してリフレツシユ動作
するとともに、リフレツシユ周期内の非リフレツ
シユ期間に前記アドレスカウンタに示されたアク
セスアドレスに対してアクセス動作する制御手段
と、 を備えたことを特徴とする音声分析合成装置。 ３ 特許請求の範囲第２項記載の装置において、
前記アドレスマルチプレクサによりアクセスアド
レスを分割するビツト位置を変更することによ
り、記憶容量の異なる前記ダイナミツクRAMを
接続するようにしたことを特徴とする音声分析合
成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203255A JPS6199199A (ja) | 1984-09-28 | 1984-09-28 | 音声分析合成装置 |
| US06/780,883 US4807289A (en) | 1984-09-28 | 1985-09-27 | Apparatus for recording and reproducing human speech by its analysis and synthesis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59203255A JPS6199199A (ja) | 1984-09-28 | 1984-09-28 | 音声分析合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6199199A JPS6199199A (ja) | 1986-05-17 |
| JPH0552960B2 true JPH0552960B2 (ja) | 1993-08-06 |
Family
ID=16470993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59203255A Granted JPS6199199A (ja) | 1984-09-28 | 1984-09-28 | 音声分析合成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4807289A (ja) |
| JP (1) | JPS6199199A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107793B2 (ja) * | 1987-11-10 | 1995-11-15 | 株式会社東芝 | 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム |
| JPH0778991B2 (ja) * | 1988-07-26 | 1995-08-23 | 株式会社東芝 | 半導体メモリ |
| JP3022912B2 (ja) * | 1988-08-25 | 2000-03-21 | インダストリアル・テクノロジー・リサーチ・インスティチュート | 記録再生方法及びその装置 |
| JPH04141886A (ja) * | 1990-10-01 | 1992-05-15 | Nec Corp | マイクロコンピュータ |
| US5229970A (en) * | 1991-04-15 | 1993-07-20 | Micron Technology, Inc. | Circuit for synchronizing refresh cycles in self-refreshing drams having timing circuit shutdown |
| US6941415B1 (en) * | 2000-08-21 | 2005-09-06 | Micron Technology, Inc. | DRAM with hidden refresh |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5330A (en) * | 1976-06-24 | 1978-01-05 | Fujitsu Ltd | Refresh control system |
| JPS545659A (en) * | 1977-06-15 | 1979-01-17 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS5940341B2 (ja) * | 1977-06-29 | 1984-09-29 | 株式会社東芝 | 時分割交換会議システム |
| JPS5710200A (en) * | 1980-06-20 | 1982-01-19 | Matsushita Electric Industrial Co Ltd | Voice synthesizer |
| JPS57176592A (en) * | 1981-04-24 | 1982-10-29 | Hitachi Ltd | Memory device |
| JPS58155596A (ja) * | 1982-03-10 | 1983-09-16 | Hitachi Ltd | ダイナミツク型ｍｏｓｒａｍ |
| JPS59119591A (ja) * | 1982-12-27 | 1984-07-10 | Toshiba Corp | 半導体メモリ装置 |
| US4675840A (en) * | 1983-02-24 | 1987-06-23 | Jostens Learning Systems, Inc. | Speech processor system with auxiliary memory access |
| JPS615495A (ja) * | 1984-05-31 | 1986-01-11 | Toshiba Corp | 半導体記憶装置 |
-
1984
- 1984-09-28 JP JP59203255A patent/JPS6199199A/ja active Granted
-
1985
- 1985-09-27 US US06/780,883 patent/US4807289A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4807289A (en) | 1989-02-21 |
| JPS6199199A (ja) | 1986-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343438A (en) | Semiconductor memory device having a plurality of row address strobe signals | |
| JP2003216482A (ja) | バーストアクセス制御装置および制御方法 | |
| KR960025733A (ko) | 디램(dram) 리프레쉬 회로 | |
| JPH0552960B2 (ja) | ||
| JPH02177190A (ja) | メモリ装置 | |
| JPH0745069A (ja) | 半導体記憶装置 | |
| JPH0528760A (ja) | 半導体メモリ | |
| JPH08202618A (ja) | メモリ制御回路 | |
| JPH0512104A (ja) | データ記憶制御装置 | |
| US6026055A (en) | Burst page access unit usable in a synchronous DRAM and other semiconductor memory devices | |
| KR930004901B1 (ko) | 디램을 사용한 컴퓨터 시스템의 메모리 제어장치 | |
| KR20000025105A (ko) | 메모리 콘트롤러 | |
| KR890008560Y1 (ko) | Dram 타이밍 발생기 | |
| KR100455372B1 (ko) | 자동 리프레쉬 수행시간이 감소될 수 있는 싱크로너스 디램 | |
| US5812829A (en) | Image display control system and memory control capable of freely forming display images in various desired display modes | |
| JPS61114351A (ja) | メモリ制御装置 | |
| KR0147666B1 (ko) | 비디오 시스템의 화면 생성장치 | |
| JP2590695B2 (ja) | 時分割スイッチ回路 | |
| JPS63311547A (ja) | メモリ拡張方式 | |
| JPS58118089A (ja) | メモリ制御方式 | |
| JPH05346886A (ja) | ダイナミックｒａｍのアドレス指定方式 | |
| JPS63148490A (ja) | ダイナミツクｒａｍの制御回路 | |
| JPH03178097A (ja) | リフレッシュ機能付ダイナミックメモリ | |
| JPS5975491A (ja) | メモリ制御回路、並びにそれを内蔵したマイクロプロセッサ、ｃｒｔ制御装置及び集積回路装置 | |
| JPH0279290A (ja) | メモリリフレッシュ回路 |