JPH0555907B2 - - Google Patents

Info

Publication number
JPH0555907B2
JPH0555907B2 JP60259921A JP25992185A JPH0555907B2 JP H0555907 B2 JPH0555907 B2 JP H0555907B2 JP 60259921 A JP60259921 A JP 60259921A JP 25992185 A JP25992185 A JP 25992185A JP H0555907 B2 JPH0555907 B2 JP H0555907B2
Authority
JP
Japan
Prior art keywords
bus
data
sub
address
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60259921A
Other languages
English (en)
Other versions
JPS61182157A (ja
Inventor
Aregusandoru Rado
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
US Philips Corp
Original Assignee
US Philips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by US Philips Corp filed Critical US Philips Corp
Publication of JPS61182157A publication Critical patent/JPS61182157A/ja
Publication of JPH0555907B2 publication Critical patent/JPH0555907B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Bus Control (AREA)
  • Television Systems (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 本発明は、データ取得、データ処理、データ蓄
積及び／又はデータ表示のための複数のデバイス
ステーシヨンと、 前記デバイス間においてビデオデータレートで
デイジタル画像情報の交信を行うため前記デバイ
スのすべてを相互接続する同期ビデオバスと、 前記デバイス間において制御情報の交信を行う
ため前記デバイスを相互接続する低速バスとを具
える画像処理装置の如き、デイジタルイメージン
グシステムにおいてインテリジエント高性能周辺
装置として作動する画像処理装置のアーキテクチ
ヤに関する。特に本発明によつて提起される問題
及び改善はかかる画像処理装置のバスにおいて使
用する構造、タイミング及びプロトコルにある。
バス機体は、マルチアレイプロセツサ及びメモリ
モジユールが所定数のバスライン及び所定のロツ
クレートに対し極めて高い転送レートにおいて同
時に通信できる相互接続路を提供する。
従来技術において種々のバス機体が既知であ
る。現在までの実時間ビデオ処理用バス構体は既
知の多数の欠点を有している。ビデオレート情報
転送の要求増大に対処するためにはバス構体は多
数の古くからの欠点を克服する必要がある。一つ
の共通の欠点は、メモリ読出サイクルの開始と、
メモリ出力端に正当なデータが使用可能となる時
間との間の固有の時間遅れのためバス機体が最大
スループツトを達成できないことである。マルチ
マスタ方式においては時として、バスに対する矛
盾した要求を満足するため極めて複雑な調停プロ
セスが必要になる。更に、書込及び読出の間の切
替に固有の不作動時間がしばしば存在する。多く
の古い設計によつては極めて高速のメモリが必要
になり、これによりシステムの価格が増大する。
従来のインタフエース機体はデータアドレス及び
制御信号に要求されるタイミングのため極めて複
雑になつてきている。
本発明のバス構体のアーキテクチヤは従来のバ
ス構体において起つた種々の伝送のボトルネツク
を除去するよう構成され、高いビツトレートを可
能ならしめ、同時に複数のマスタデバイスが作動
できるようにし、複雑な調停動作を不要ならし
め、幅の狭いアドレスバスを使用可能ならしめ、
かつ一般的な装置の複雑さを僅かな範囲に止める
ようにすることを目的とする。本発明の目的は、
前記ビデオバスが時間的多重化アドレス選択バ
ス、タイミング及び同期バス、並びに複数Ｎ個の
ダイナミツク方式で割当て可能なデータサブバス
を含み、 前記アドレス選択バス、及び前記データサブバ
スの各々が複数Ｄ個の並列データラインを含み、 順次のタイムスロツトを規定する周期信号をク
ロツクバス上に発生するシステムクロツク装置
と、 順次のパケツトスロツトを規定する周期信号を
クロツクバス上に発生するパケツトクロツク装置
とを具え、前記パケツトスロツトの各々が少なく
ともＮ個のタイムスロツトを含みかつこれらタイ
ムスロツトと同期され、前記デバイスの各々に、
１個又は複数個の割当てられたサブバスの各々に
おいてデータのＮ個の直列ワードのパケツトをパ
ケツトスロツト中に前記タイムスロツトと同期し
て送信及び／又は受信する手段を設け、 前記デバイスの各々に更に、各パケツトにおい
て、当該デバイスに割当てられたデータサブバス
と共に独自に割当てられた単一割当てタイムスロ
ツト中にアドレス情報の単一ワードを送信及び／
又は受信する手段を設けて、前記サブバスを前記
プロセス中に空間的に多重化し、かつ前記アドレ
スバスを、それぞれのデバイスステーシヨンにお
いて実行可能な複数のプロセス中に時間的に多重
化するよう構成することによつて達成される。特
に、ビデオレート情報転送の要求に対処するため
アーキテクチヤはデユアルバスシステムを使用す
る。二組のバスが規定され、一方のバスは低速制
御及びデータ転送用であり、他方のバスはビデオ
レート多重チヤンネル画像転送用である。実施例
ではメイージングボードのコンピユータ制御機能
用にVMEバスを使用し、同期ビデオバスはＤ個
のデータビツトラインをサポートするよう構成さ
れ、これらデータビツトラインは複数のＢビツト
幅通路に編成される。
同時処理に対するデイジタルイメージング分野
の要求のためアーキテクチヤは並列処理アーキテ
クチヤとなる。本発明の画像処理装置ではこれは
多重データ通路及びタイミング同期を有しかつ高
速の専用プロセツサに適合するバス構体によつて
達成する。更にビデオバスは４つの機能即ちアド
レス選択、データバス、タイミング及び同期並に
ユーテイリテイ及び制御用のバスに分けられる。
このように動作の特別な分配を行うことにより多
くのボトルネツクが除去され、ビデオレートでの
同時画像転送が可能になる。
更に本発明は上に述べた画像処理装置において
使用する相互通信（インタコミユニケーシヨン）
バス装置に関する。かかるバス装置は画像処理装
置として作動させるに必要なモジユールを付加す
ることによつて容易に完成することができる。本
発明の相互通信バス装置は、データ転送用のＤ個
のデータラインを具え、前記データラインがデー
タバスを構成し、 前記デバイスステーシヨンにおいてデータをア
ドレス指定するＡ個のアドレスラインと、 ビデオ制御信号用のＶ個のビデオ制御ライン
と、衝突保護信号用のＣ個の衝突保護ラインと、 システム動作のタイミングのためのタイムスロ
ツトを規定するシステムロツクと、 データ転送用の複数のタイムスロツトを規定す
るパケツトクロツクとを具え、 前記データバスをＮ個のサブバスに分割し、各
サブバスがＤ／Ｎ個のデータラインを有し、 前記サブバスを１からＮまでのプロセスに割当
てて各プロセスがそのスループツト要求に応じ１
個又は複数個のサブバスを含む独立データ通路を
有するようにする割当て手段と、 前記データサブバスのアドレスを前記アドレス
バス上で時間的に多重化して各サブバスアドレス
を異なるクロツクサイクル中に転送するようにす
る時間的多重化手段とを具え、 前記アドレスの各々が、割当てられたデータサ
ブバス上でクロツクサイクル当り１ワードのレー
トで直列に転送されるＮワードにアクセスし、 １アドレスによつてアクセスされる前記Ｎワー
ドをデータパケツトとし、 Ｎクロツクサイクルにおいて前記バスがＮアド
レス及びＮデータパケツトを転送でき、従つて前
記データライン及び前記アドレスライン上の転送
要領を完全に利用するよう構成したことを特徴と
する。更に、本発明の相互通信バス装置は、ある
システムステーシヨンから任意の他のシステムス
テーシヨンへデータを転送するためのデータバス
を構成するＤ個のデータラインと、 データをアドレス指定するためのアドレスバス
を構成するＡ個のアドレスラインと、 バスの動作のタイミングのためのシステムクロ
ツクと、 前記データバス上をデータのパケツトを直列転
送するタイミングのためのパケツトクロツクと、 前記バスのビデオライン上を転送される複数の
ビデオ制御信号と、 前記バスの制御ライン上を転送される複数の衝
突保護信号と、 前記データバスをＮ個のデータサブバスに分割
する手段と、 前記データサブバスの１からＮまでをそれぞれ
のステーシヨンにおいて１からＮまでのプロセス
に割当てて、前記プロセスのうちのＮ個が作動し
ている場合前記データバスが十分利用されるよう
にするサブバス及びプロセス割当て手段と、 読出及び書込プロセスを個別の読出及び書込サ
ブバスに割当てる割当て手段と、 前記システムクロツクの異なるクロツクサイク
ル中に前記アドレスの各々を転送することにより
前記データバスのアドレスを前記アドレスバス上
で時間的に多重化する多重化手段とを具え、 前記ワードの各々が、対応するデータサブバス
上でシステムクロツク当り１ワードのレートで直
列に転送されるＮデータワードにアクセスし、 １個のアドレスによつてアクセスされる前記Ｎ
ワードをパケツトとし、 Ｎパケツトを、Ｎデータバスがアドレス指定さ
れる同一Ｎシステムクロツクサイクル中に転送す
るよう構成したことを特徴とする。
次に図面につき本発明の実施例を説明する。
画像処理装置用に構成された本発明のバス装置
によれば画像を高速処理できる。典型的な用途は
CATスキヤナ、核磁気共鳴、放射線及び螢光透
視装置の如き種々の装置からのデータにつきデー
タ取得、即時処理および後処理が要求される医療
イメージングシステムである。第１図はかかるシ
ステムにおける本発明のバス装置の使用例を示
し、多量のデータがビデオレートまでの極めて高
いレートで種々のハードウエアモジユールを通過
するようにする必要がある。バス装置は一様な汎
用両方向構造を有する。
以下の説明では相対的に中程度の転送クロツク
周波数は9MHzに固定する。極めて幅の広いデー
タ通路はここで考察している画像処理の如き用途
における良好な使用という目的には合わない。桁
数の多いビツト数を操作する代りに本発明のバス
は、繰返し動作が行われるアレイに編成された比
較的幅の狭い多重データと共に作動する。これを
能率的に行うためデータ通路を16個の８ビツトビ
デオデータサブバスに区分し、各サブバスは異な
る取付けモジユールによつて駆動できるようにす
る。データはこれらサブバス上を直列に転送さ
れ、これは画像の自然配列構造に対応する。従つ
て本発明の好適な実施例ではデータバスをＮ個の
サブデータバスに分割し、本例ではＮを16に等し
くかつデータバス自体はＤ＝128ビツトライン幅
とする。
画像処理モジユールは多重非同期同時プロセス
をサポートする必要がある。これは、多重独立プ
ロセスマスタが異なるデータ列の移動を同時に制
御できるようにする必要があることを意味する。
バスは最大で16の同時ビデオプロセスを可能なら
しめるよう構成され、各ビデオプロセスは少なく
とも１個のビデオデータサブバス上でデータを転
送できる。これによりビデオデータサブバスの空
間的多重化構造が形成される。各プロセスに１個
ずつ16個のアドレスバスを設けることは実用的で
ないから、このシステムのアーキテクチヤは好適
な実施例においては24ラインを有する時間的多重
化ビデオアドレスを使用する。
データ通路のスループツトを十分利用するため
各ビデオアドレスは16ピクセルを含むピクセルパ
ケツトにアクセスするようにする。これはメモリ
の設計のためにも便宜である。各16ピクセルデー
タ転送は16クロツクサイクルを要するが、アドレ
スは１クロツクサイクル中にだけ主張（アサート
（assert））される。従つて各ビデオデータバス上
の16ピクセルのデータはそれぞれビデオアドレス
を主張された16個のプロセスマスタのすべてと共
に転送することができる。本発明のシステムで
は、アドレスのスループツトがデータバスのスル
ープツトに正確に合致するから、バスの調停は不
要である。種々のプロセスマスタには、ビデオア
ドレスを主張するための固定タイムスロツトを割
当てる。プロセスの初めに読出又は書込動作のた
めに初期設定されるビデオデータバスは、全アレ
イが転送されるまで同一動作を繰返し行う。ダイ
ナミツク制御はパケツトにおける個々のワードの
書込についてだけ行われる。これは各データバス
に１個ずつ16個の書込イネイブルラインを介して
行われ、これらライン上をイネイブルマスク信号
が各ワードと共に直列に転送される。これにより
アレイにおけるあるワードだけの条件付き更新が
可能になる。この画像処理システムではメモリ
は、各々に多重チヤンネルを介して同時にアクセ
スできる記憶アレイで構成する。従つてメモリア
クセスにおいてはアレイにおけるアドレス及びア
クセスチヤンネルの両方を特定する必要がある。
数個のプロセスがそれぞれ異なるチヤンネルを介
して同一メモリアドレスに同時にアクセスするこ
とができる。
アドレス及びデータラインに加え、２つのタイ
ミングクロツク、19のビデオ制御信号及び34の衝
突保護信号があり、Ｎ個のサブバスの割当てはソ
フトウエアの制御のもとに行うことができる。各
プロセスはその特定データスループツト要求に合
致させるよう所要に応じ１個又は数個のデータサ
ブバスに割当てることができる。メモリの書込及
び読出動作の両方を行うプロセスは個別の読出及
び書込バスに割当てるので、読出及び書込の間の
切替に固有の不作動時間が除去される。アドレス
受信機、通常メモリボードは当該タイムスロツト
の終りにアドレスをラツチする。このようにする
ことによりＮ個のデータサブバスのすべてに対し
データをアドレス指定するために必要なライン数
を最小ならしめる。各アドレスはＮワードにアク
セスし、これらワードは１クロツクサイクル当り
１ワードずつ対応するデータサブバス上を直列に
転送される。１個のアドレスでアクセスされるＮ
ワードはパケツトと呼ばれる。このパケツト構成
を使用することにより、すべてのデータパケツト
を転送するのに、Ｎデータバスのすべてをアドレ
ス指定するのに要するのと同一時間即ちＮクロツ
クサイクルを要する。これにより、不作動時間を
伴わずにアドレス及びデータラインのフルタイム
使用が可能となる。更に、各メモリモジユールに
アクセスするための時間、Ｎクロツクサイクルが
増大する。これにより、一層低速で一層安価なメ
モリを使用すること、及び／又はパケツト時間中
にメモリに対する多重アクセス、マルチポーテイ
ング（multiporting）を介する性能の向上が可能
となる。Ｎ個までの同時データ転送、読出又は書
込はデータ又はアドレスの調停を必要とすること
なく行うことができる。読出及び書込の数は特定
用途に適合するようＮステツプにおいて最適化さ
れる。データはローカルメモリを必要とすること
なく異なるサブバス上で並列にメモリから取り出
しかつメモリに戻すことができる。これによりパ
イプラインプロセツサに対する最適データ通路構
造が得られる。Ｄ個のデータバスラインはＤ／Ｎ
インクリメントにおいて種々のワードサイズに細
分することができる。
バスに対するインタフエースは比較的簡単であ
る。データ、アドレス及び制御信号に対するタイ
ミングは同期している。データバス及びアドレス
タイムスロツトはシステムソフトウエアによつて
割当てられ、従つて要求／調停／付与サイクルは
不要になる。データ転送のタイミングは各パケツ
トクロツクに対し固定され、従つて肯定応答状態
は不要になる。
第１図は本発明のビデオバス装置を使用できる
環境を示すデイジタル画像処理装置の一例のブロ
ツク図である。このシステムの中心部はシステム
バス２０である。先に述べたように１２８のデー
タビツトラインと、２４のアドレスビツトライン
と、１９のビデオ制御信号と、３４の衝突保護信
号と、２つのタイミングクロツクと、ビデオビツ
トレートに比べ低いビツトレートでそれぞれのス
テーシヨンの間において種々の制御信号を送受信
するために慣用されるVMEバス構体とが使用さ
れる。バス装置をビツトラインにつき詳細に説明
することは省略し、バスビツトラインに対するイ
ンタフエースは当該技術分野では周知である。ス
テーシヨン相互間の制御に対してはVMEバス構
体に代え他のバス構体を使用することもできる。
本例のデイジタル画像処理装置は７個のステー
シヨンを有しているが、他の個数のステーシヨン
又は他のカテゴリーのステーシヨンも使用でき
る。入力端子２２には例えば、核磁気共鳴、Ｘ線
透過又は他の技術方式における医療イメージング
装置から画像データを入力する。要素２４は入力
端子２２に接続した図示しない入力装置から受信
した画像を表示するのに使用する高品位のカラー
モニタである。双方向接続路２６は受信した画像
を蓄積するレコーダに接続する。このレコーダは
１回の書込又は消去可能な光学又は磁気レコーダ
とすることができる。要素２８はそれぞれが８又
は16ビツトから成るピクセル512×512個のアレイ
として編成される画像用のインタフエース制御ユ
ニツトである。ピクセルは強度及び／又はカラー
情報を包含することができ、そのカラーは自然色
又は擬似色とすることができる。画像は医療情報
に関連させることができるが、代案として地球物
理学上のデータ、アニメーシヨン処理のための静
止画像その他の画像に関連させることができる。
要素３０は４メガバイト（4MB）マトリツクス
メモリであり、１画像を完全に記憶できる（各ピ
クセルを２バイトとして）。ピクセルのデータ幅
が減少すれば、このメモリは一層多くの画像を記
憶できる。接続路３２は選択された画像につき選
択された操作を実行するためそれぞれ他のステー
シヨンを制御するホストコンピユータに接続す
る。説明を簡明にするためかかる画像処理の詳細
は省略する。要素３４はホストコンピユータをシ
ステムバス２０の制御部にインタフエースするシ
ステムコントローラステーシヨンである。代案と
して、ホストコンピユータはある画像処理操作を
実行するためにも使用できる。要素３６は特に、
限定されたレパートリーの画像処理アルゴリズム
を実行する高速の専用プロセツサである。要素３
８，４０，４２は１メガバイト（1MB）ランダ
ムアクセスメモリである。メモリ３０に比べこれ
らメモリは４ビツトのみから成るピクセル512×
512の画像を記憶するか、又はピクセル当りのビ
ツト数が一層多い一層小さい画像を記憶するため
に使用できる。更にこれらメモリはピクセル当り
１ビツトのみである一層大きい画像（例えば1024
×1024ビツト）を記憶するのに使用できる。カラ
ー／強度領域におけるある範囲のピクセル鮮明度
対空間領域におけるピクセル鮮明度を交換する技
術については説明した。要素４４はワークフアイ
ル装置４６をシステムバスにインタフエースする
記憶コントローラである。ワークフアイル装置は
記録保管用に使用するか、又は接続路２６を介し
て蓄積した画像に関する索引付け及び他の検索情
報を蓄積するのに使用できる。要素４０，５０は
高解像度モニタ５２又は５４上に表示すべき1024
×1024画像に対するビデオコントローラである。
表示は単一の1024×1024画像とするか、又は最大
で1Mピクセル画像を構成できる一層小さい寸法
の複数画像を並置するようにすることができる。
要素５６は図示した他のステーシヨンと同様な数
個の機能の一つを有する他のステーシヨンであ
る。図示した如く、それぞれのステーシヨンはシ
ステムバス２０に対し単方向又は双方向接続路を
有する。双方向接続路は、画像をまずステーシヨ
ンから読取り、然る後書込むという形態で画像レ
ベルにつき半二重方式で作動できる。その場合当
該ステーシヨンは16個のサブバスの一つを使用す
るようにする必要がある。動作が画像のレベルに
つき全二重方式で行われる場合には、当該トラヒ
ツクが２個のサブバスを使用するようにすること
ができる。従つて図の構成は大まかには16個のサ
ブバスと共に実現できる最大スループツトに対応
する。
バス構体及びプロトコルの詳細な説明 以下にバス構体及びプロトコルの一例をＤ＝
128データビツトライン、16サブバス（Ｎ＝16）
及びＡ＝24アドレスビツトの場合につき説明す
る。
信 号 データは次の信号を含む。
・ ビデオデータバス（16）〔VDAT〕 ・ ビデオアドレスバス〔VADD〕 ・ ビデオ制御信号〔VCHNO，VADDVAL，
WE〕 ・ タイミング信号〔BSYSCK，
BPACKETCK〕 ・ 衝突保護信号〔GINVD，GOUTVD，
GENVADD，CNOUTVADD〕 ビデオデータバス 典型的にはデータは次の16個の８ビツトビデオ
データバス VDAT ０−０……VDAT ０−７ ビデオデ
ータバス ０、ビツト ０乃至７、等……乃至
VDAT15−０……VDAT15−７ ビデオデータ
バス15、ビツト ０乃至７ を介して転送される。
ビデオアドレスバス 転送アドレスはビデオアドレスバス VADD ４……VADD27 におけるプロセスマスタによつて指示される。
24ビデオアドレスラインは28ビツトスペースの
上位ビツトを示す。各ビデオアドレスは１ワード
にはアクセスせず16ワードパケツトにアクセスす
るから下位４ビツトは物理的には構成されない。
０に代えて４から始るビデオアドレスラインの番
号がこのことを強調している。
信号はTTL負論理である。
ビデオ制御バス ビデオチヤンネル番号（VCHNO） VCHNO ０ ビデオチヤンネル番号ライン。
VCHNO １ アドレスと共にこれらラインは
特定のビデオアクセス要求が指示されたメ
モリボード及びチヤンネルを規定する。
VADDVAL 転送マスタがアドレスを送出し
たタイムスロツト中に転送マスタによつて
指示されるビデオアドレス正当。
WE ０……WE15 各データサブバスに対し１
個ずつのワード書込イネイブル。バス上を
転送されるどのワードをメモリに蓄積すべ
き（書込むべき）かを規定する。書込イネ
イブル信号は対応するデータワードと並列
に直列転送される（合計19ビデオ制御信号
において）。
VCON ０……VCON １ 将来の制御機能
（チヤンネル／ボードの拡張の如きのため
に確保。
タイミング信号 データバスは同期バスである。すべての情報信
号変化はシステムクロツクの前縁の後に起り、か
つシステムクロツクの次の前縁が受信される10n
秒以前に新たな状態に到達するのが保証される。
データバスの他のタイミング特性はパケツト編
成である。すべての動作は第16番目クロツクサイ
クル毎に生じる“パケツトクロツク”を基準とす
る。
VIDEO BUSに関連するタイミング信号は次
の通りである。
BSYSCK システムクロツク：60Hzシステム
に対しては9.072MHzの周波数を有し、か
つ50Hzシステムに対しては9000MHzの周波
数を有する。これはラインの両端を終端さ
れた50オーム・ラインを介して分配される
ECL信号である。
PACKETCK パケツトクロツク：16個の
SYSCK*パルス毎に１回発生するTTL負
論理信号。
BSYSCK*及びPACKETCK*の間の関係を第
２図に示し、従つて２つのタイミング信号があ
る。
衝突保護機構 複雑なマルチ・サブ・バス、マルチ・マスタ、
同時処理に起因して２個のデバイスが同一サブバ
スに同時にアクセスするおそれがある。かかる状
態を取扱うため衝突保護機構を使用する。これは
17個のデイジーチエーン編成から成つている（各
ビデオデータサブバスに対し１個及びビデオアド
レスバスに対し１個以上）。各ステーシヨンは17
個までの“グラントアウト（Grant out）”接続
路及び同数の“グラントイン（Grant in）”接続
路を有し、これら接続路は対を成してデータ／ア
ドレス（サブ）バスに対応し、かつステーシヨン
に沿つてデイジーチエーンの形態に配置される。
説明を簡明にするため、それぞれの（サブ）バス
に関するそれぞれのステーシヨンの優先度レベル
につきこれ以上の説明は省略する。
ステーシヨン（ボード）が特定の（サブ）バス
を駆動することを所望する場合このステーシヨン
は実際の転送が行われる１クロツクサイクル以前
に意図するターゲツト（サブ）バスを特定する
“出力要求信号”を衝突保護回路に主張する。こ
の動作により特定の（サブ）バスに対する“グラ
ントアウト”信号が高レベルへ駆動され、これが
一層低い優先度を有するステーシヨンに沿つて連
鎖的に伝達されて、これら低優先度ステーシヨン
が特定の（サブ）バスを駆動するのを禁止する。
次のクロツクサイクルに当り特定の（サブ）バス
に対する“グラントイン”信号が低レベルである
場合、これは一層高い優先度を有するステーシヨ
ンには当該（サブ）バスを駆動しようとしている
ものがないことを示し、従つて特定の（サブ）バ
スを所望したステーシヨンの出力ドライバが作動
可能（イネイブル）状態となる。一方、“グラン
トイン”信号が高レベルであれば、“グラントア
ウト”信号も高レベルで、当該ステーシヨンにお
ける出力ドライバは作動不能（デイセイブル）状
態となる。従つて各ステーシヨンにおいて衝突保
護に使用される信号は次の通りである。
GINVD ０……GINVD 15 ビデオデータサブバス ０……15に対するグラ
ントイン GOUTVD ０……GOUTVD 15 ビデオデータサブバス ０……15に対するグラ
ントアウト GINVADD ビデオアドレスに対するグラントイン GOUTVADD ビデオアドレスバスに対するグラントアウト タイミング及びプロトコル データバスのタイミングは２周期信号、システ
ムクロツクBSYSCK及びパケツトクロツク
BPACKETCKによつて支配される。システムク
ロツク周期の持続時間はタイムスロツトとも呼ば
れる。参照を容易にするため16個のタイムスロツ
ト（任意のパケツトクロツク間の）に０〜15を付
して示してある。これはアドレス又はデータパケ
ツトにつき何等特別の意味を付随しない任意の表
記法としてよい。ここで重要なのは、アドレス、
書込データ及び読出データパケツトがパケツトク
ロツクに対し一定のタイミングを有することであ
る。
アドレスパケツトは（緩衝された）パケツトク
ロツクの２タイムスロツト以前に始る。書込デー
タパケツトは緩衝されたパケツトクロツクの１タ
イムスロツト後に始る。読出データパケツトは緩
衝されたパケツトクロツクの３タイムスロツト後
に始る。これを第３図に示す。
データバス及びアドレスタイムスロツトはシス
テムソフトウエアによる転送以前にダイナミツク
方式で割当てられる。
書込転送のタイミング（第４図）は次の通りで
ある。
マスタステーシヨンはパケツトクロツクをモニ
タして、アドレスパケツトの開始を決定する。次
いで３システムクロツクサイクル後にマスタステ
ーシヨンはデータ及び“書込イネイブル”信号の
割当てられたバスへのシフトアウトを開始する。
同時にマスタステーシヨンはそれに割当てられた
いくつかの（１個以上の）タイムスロツトを待機
する。割当てられた各タイムスロツトにおいてこ
の特定のマスタステーシヨンは１個のアドレスを
出力することができる。本例では、アドレスバリ
デーシヨン信号VADDVAL及びアドレス信号の
クロスハツチングを施した部分によつて示した如
く、１個のアドレスだけ出力される。以上は全書
込転送プロトコルである。その通常でない特性は
データ転送の開始とは結合されないアドレス送信
のタイミングである。調停／アドレス／データ／
肯定応答の系列が指令されるすべての“古典的
な”バスに対し、多くの例においてアドレスはデ
ータ開始後転送中に正当化することができる。受
信ユニツトではこのデータを使用すべきか否かが
決定される。データはシフトレジスタ（又は他の
緩衝装置）に供給され、行先アドレスが到着する
までここに保持される。次いで受信装置がシフト
レジスタにおけるデータを使用するか又は無視す
るかについての決定を行う。この決定はパケツト
転送の終り以前に行われる（データパケツトにつ
きアドレスサイクルの３クロツク周期先であるこ
とに注意）。このプロトコルの実施は、バスの一
定同期特性に起因して、かつ転送サイクルの調停
及び肯定応答状態の欠如に起因して“古典的な”
バスに対するものより簡単である。
読出転送（第５図）及び書込転送の間の相違は
データ転送の時間だけである。この場合には、デ
ータはスレーブ装置（通常はメモリ）から到来す
るから、アドレスをまず主張する必要があり、パ
イプライン方式メモリにおいてデータにアクセス
するのに十分な時間を許容する必要がある。ここ
で再び、データパケツトの開始はアドレスが主張
されたタイムスロツトについてではなく、アドレ
スパケツトの開始につき一定である。本例ではア
ドレスは、バリテーシヨン信号VADDVAL及び
アドレス周期のクロスハツチングを施した部分に
よつて示したクロツク周期“０”に開始するアド
レスパケツト中に送信及び正当化される。この場
合データはクロツク３７（又は２アドレスパケツ
ト及び５クロツク後）に開始される。
以上の説明から明らかなように、データバスは
Ｎ個のサブバスに分割される。これにより１から
Ｎまでのプロセスの各々に対して独立の通路を割
当てることができる。プロセスの調停は必要な
い。各プロセスは、その特定のデータスループツ
ト要件に合致させるために要求される１個又は数
個のサブバスに割当てることができる。従つてデ
ータバスは空間的に多重化される。メモリ読出及
びメモリ書込の両方を行うプロセスは個別の読出
及び書込サブバスに割当てることができ、従つて
書込−読出移行に固有の不作動時間が除去され
る。
すべてのデータサブバスのアドレスはアドレス
バス上で時間的に多重化される。各サブバスアド
レスは異なるクロツクサイクル又はタイムスロツ
ト中に転送される。典型的にはアドレス受信機は
当該タイムスロツトの終りにアドレスをラツチす
る。これにより、Ｎ個のサブバスのすべてに対す
るデータをアドレス指定するために必要なライン
数が最小になる。
各アドレスはＮ個までのワードにアクセスし、
これらワードは対応するデータサブバス上をクロ
ツクサイクル当ち１ワードにて直列に転送され
る。１個のアドレスと共にアクセスされるＮ個の
ワードはパケツトと呼ばれる。すべてのデータパ
ケツトを転送するにはＮ個のデータバスのすべて
をアドレス指定するのと同一時間即ちＮクロツク
サイクルを要する。これにより、不作動時間を伴
うことなくアドレス及びデータラインの両方の全
時間使用が可能になる。
【図面の簡単な説明】
第１図は本発明の相互通信バス装置を使用でき
るデイジタル画像処理装置を示すブロツク図、第
２図は本発明におけるシステムクロツク及びパケ
ツトクロツクの間のタイミング関係の一例を示す
図、第３図は緩衝されたパケツトクロツクに対す
る種々の信号パケツトの位相の一例を示す図、第
４図は本発明における書込転送タイミングの一例
を示す図、第５図は本発明における読出転送タイ
ミングの一例を示す図である。 ２０……システムバス、２２……画像データ入
力端子、２４……カラーモニタ、２６……両方向
接続路、２８……インタフエース制御ユニツト、
３０……4MBマトリツクスメモリ、３２……接
続路、３４……システムコントローラステーシヨ
ン、３６……高速の専用プロセツサ、３８，４
０，４２……1MBランダムアクセスメモリ、４
４……記憶コントローラ、４６……ワークフアイ
ル装置、４８，５０……ビデオコントローラ、５
２，５４……高解像度モニタ、５６……ステーシ
ヨン。

Claims (1)

  1. 【特許請求の範囲】 １ データ取得、データ処理、データ蓄積及び／
    又はデータ表示のための複数のデバイスステーシ
    ヨン２８，３０，３４，３６，３８，４０，４
    ２，４４，４８，５０）と、 前記デバイス間においてビデオデータレートで
    デイジタル画像情報の交信を行うため前記デバイ
    スのすべてを相互接続する同期ビデオバス２０
    と、 前記デバイス間において制御情報の交信を行う
    ため前記デバイスを相互接続する低速バスとを具
    える画像処理装置において、 前記ビデオバスが時間的多重化アドレス選択バ
    ス、タイミング及び同期バス、並びに複数Ｎ個の
    ダイナミツク方式で割当て可能なデータサブバス
    を含み、 前記アドレス選択バス、及び前記データサブバ
    スの各々が複数Ｄ個の並列データラインを含み、 順次のタイムスロツトを規定する周期信号
    （BSYSCK）をクロツクバス上に発生するシステ
    ムクロツク装置と、 順次のパケツトスロツトを規定する周期信号
    （BPACKETCK）をクロツクバス上に発生する
    パケツトクロツク装置とを具え、前記パケツトス
    ロツトの各々が少なくともＮ個のタイムスロツト
    を含みかつこれらタイムスロツトと同期され、 前記デバイスの各々に、１個又は複数個の割当
    てられたサブバスの各々においてデータのＮ個の
    直列ワードのパケツトをパケツトスロツト中に前
    記タイムスロツトと同期して送信及び／又は受信
    する手段を設け、 前記デバイスの各々に更に、各パケツトにおい
    て、当該デバイスに割当てられたデータサブバス
    と共に独自に割当てられた単一割当てタイムスロ
    ツト（VADDVAL）中にアドレス情報の単一ワ
    ードを送信及び／又は受信する手段を設けて、 前記サブバスを前記プロセス中に空間的に多重
    化し、かつ前記アドレスバスを、それぞれのデバ
    イスステーシヨンにおいて実行可能な複数のプロ
    セス中に時間的に多重化するよう構成したことを
    特徴とする画像処理装置。 ２ サブバス上のデータを受信できるデバイス
    に、前記デバイスに対するアドレス情報が送信さ
    れるタイムスロツト以前のパケツトスロツト中に
    生じるいずれかのタイムスロツト中に前記バスか
    ら受信したデータを直ちに蓄積するバツフアを設
    ける特許請求の範囲第１項記載の画像処理装置。 ３ 前記Ｄ個のデータラインをＤ／Ｎ個のデータ
    ラインの種々のワードインクリメントに細分でき
    る特許請求の範囲第１項記載の画像処理装置。 ４ １からＮまでの前記バスレンジを使用できる
    プロセスの数及びＤ／Ｎ個のデータサブバスがあ
    る特許請求の範囲第１項記載の画像処理装置。 ５ パケツトの長さがＤ／Ｎ個のデータラインの
    各々のＮ個のサブバスに対しＮワードである特許
    請求の範囲第１項記載の画像処理装置。 ６ データ取得、データ処理、データ蓄積及び／
    又はデータ表示のための複数のデバイスステーシ
    ヨンと、 前記デバイス間においてビデオデータレートで
    デイジタル画像情報の交信を行うため前記デバイ
    スのすべてを相互接続する同期ビデオバスと、 前記デバイス間において制御情報の交信を行う
    ため前記デバイスを相互接続する低速バスとを具
    える画像処理装置において、 前記ビデオバスが時間的多重化アドレス選択バ
    ス、タイミング及び同期バス、並びに複数Ｎ個の
    ダイナミツク方式で割当て可能なデータサブバス
    を含み、 前記アドレス選択バス、及び前記データサブバ
    スの各々が複数Ｄ個の並列データラインを含み、 順次のタイムスロツトを規定する周期信号をク
    ロツクバス上に発生するシステムクロツク装置
    と、 順次のパケツトスロツトを規定する周期信号を
    クロツクバス上に発生するパケツトクロツク装置
    とを具え、前記パケツトスロツトの各々が少なく
    ともＮ個のタイムスロツトを含みかつこれらタイ
    ムスロツトと同期され、 前記デバイスの各々に、１個又は複数個の割当
    てられたサブバスの各々においてデータのＮ個の
    直列ワードのパケツトをパケツトスロツト中に前
    記タイムスロツトと同期して送信及び／又は受信
    する手段を設け、 前記デバイスの各々に更に、各パケツトにおい
    て、当該デバイスに割当てられたデータサブバス
    と共に独自に割当てられた単一割当てタイムスロ
    ツト中にアドレス情報の単一ワードを送信及び／
    又は受信する手段を設けて、 前記サブバスを前記プロセス中に空間的に多重
    化し、かつ前記アドレスバスを、それぞれのデバ
    イスステーシヨンにおいて実行可能な複数のプロ
    セス中に時間的に多重化するよう構成した画像処
    理装置において使用する相互通信バス装置におい
    て、 データ転送用のＤ個のデータラインを具え、前
    記データラインがデータバスを構成し、 前記デバイスステーシヨンにおいてデータをア
    ドレス指定するＡ個のアドレスラインと、 ビデオ制御信号用のＶ個のビデオ制御ライン
    と、 衝突保護信号用のＣ個の衝突保護ラインと、 システム動作のタイミングのためのタイムスロ
    ツトを規定するシステムロツクと、 データ転送用の複数のタイムスロツトを規定す
    るパケツトクロツクとを具え、 前記データバスをＮ個のサブバスに分割し、各
    サブバスがＤ／Ｎ個のデータラインを有し、 前記サブバスを１からＮまでのプロセスに割当
    てて各プロセスがそのスループツト要求に応じ１
    個又は複数個のサブバスを含む独立データ通路を
    有するようにする割当て手段と、 前記データサブバスのアドレスを前記アドレス
    バス上で時間的に多重化して各サブバスアドレス
    を異なるクロツクサイクル中に転送するようにす
    る時間的多重化手段とを具え、 前記アドレスの各々が、割当てられたデータサ
    ブバス上でクロツクサイクル当り１ワードのレー
    トで直列に転送されるＮワードにアクセスし、 １アドレスによつてアクセスされる前記Ｎワー
    ドをデータパケツトとし、 Ｎクロツクサイクルにおいて前記バスがＮアド
    レス及びＮデータパケツトを転送でき、従つて前
    記データライン及び前記アドレスライン上の転送
    容量を完全に利用するよう構成したことを特徴と
    する相互通信バス装置。 ７ データ取得、データ処理、データ蓄積及び／
    又はデータ表示のための複数のデバイスステーシ
    ヨンと、 前記デバイス間においてビデオデータレートで
    デイジタル画像情報の交信を行うため前記デバイ
    スのすべてを相互接続する同期ビデオバスと、 前記デバイス間において制御情報の交信を行う
    ため前記デバイスを相互接続する低速バスとを具
    える画像処理装置において、 前記ビデオバスが時間的多重化アドレス選択バ
    ス、タイミング及び同期バス、並びに複数Ｎ個の
    ダイナミツク方式で割当て可能なデータサブバス
    を含み、 前記アドレス選択バス、及び前記データサブバ
    スの各々が複数Ｄ個の並列データラインを含み、 順次のタイムスロツトを規定する周期信号をク
    ロツクバス上に発生するシステムクロツク装置
    と、 順次のパケツトスロツトを規定する周期信号を
    クロツクバス上に発生するパケツトクロツク装置
    とを具え、前記パケツトスロツトの各々が少なく
    ともＮ個のタイムスロツトを含みかつこれらタイ
    ムスロツトと同期され、 前記デバイスの各々に、１個又は複数個の割当
    てられたサブバスの各々においてデータのＮ個の
    直列ワードのパケツトをパケツトスロツト中に前
    記タイムスロツトと同期して送信及び／又は受信
    する手段を設け、 前記デバイスの各々に更に、各パケツトにおい
    て、当該デバイスに割当てられたデータサブバス
    と共に独自に割当てられた単一割当てタイムスロ
    ツト中にアドレス情報の単一ワードを送信及び／
    又は受信する手段を設けて、 前記サブバスを前記プロセス中に空間的に多重
    化し、かつ前記アドレスバスを、それぞれのデバ
    イスステーシヨンにおいて実行可能な複数のプロ
    セス中に時間的に多重化するよう構成した画像処
    理装置において使用する相互通信バス装置におい
    て、 あるシステムステーシヨンから任意の他のシス
    テムステーシヨンへデータを転送するためのデー
    タバスを構成するＤ個のデータラインと、 データをアドレス指定するためのアドレスバス
    を構成するＡ個のアドレスラインと、 バスの動作のタイミングのためのシステムクロ
    ツクと、 前記データバス上をデータのパケツトを直列転
    送するタイミングのためのパケツトクロツクと、 前記バスのビデオライン上を転送される複数の
    ビデオ制御信号と、 前記バスの制御ライン上を転送される複数の衝
    突保護信号と、 前記データバスをＮ個のデータサブバスに分割
    する手段と、 前記データサブバスの１からＮまでをそれぞれ
    のステーシヨンにおいて１からＮまでのプロセス
    に割当てて、前記プロセスのうちのＮ個が作動し
    ている場合前記データバスが十分利用されるよう
    にするサブバス及びプロセス割当て手段と、 読出及び書込プロセスを個別の読出及び書込サ
    ブバスに割当てる割当て手段と、 前記システムクロツクの異なるクロツクサイク
    ル中に前記アドレスの各々を転送することにより
    前記データバスのアドレスを前記アドレスバス上
    で時間的に多重化する多重化手段とを具え、 前記ワードの各々が、対応するデータサブバス
    上でシステムクロツク当り１ワードのレートで直
    列に転送されるＮデータワードにアクセスし、 １個のアドレスによつてアクセスされる前記Ｎ
    ワードをパケツトとし、 Ｎパケツトを、Ｎデータバスがアドレス指定さ
    れる同一Ｎシステムクロツクサイクル中に転送す
    るよう構成したことを特徴とする相互通信バス装
    置。 ８ 前記サブバス及びプロセス割当て手段をソフ
    トウエアで制御する特許請求の範囲第８項記載の
    相互通信バス装置。
JP60259921A 1984-11-21 1985-11-21 画像処理装置及び相互通信バス装置 Granted JPS61182157A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/673,960 US4604743A (en) 1984-11-21 1984-11-21 Bus structure for an image processor
US673960 1984-11-21

Publications (2)

Publication Number Publication Date
JPS61182157A JPS61182157A (ja) 1986-08-14
JPH0555907B2 true JPH0555907B2 (ja) 1993-08-18

Family

ID=24704787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60259921A Granted JPS61182157A (ja) 1984-11-21 1985-11-21 画像処理装置及び相互通信バス装置

Country Status (5)

Country Link
US (1) US4604743A (ja)
EP (1) EP0188828B1 (ja)
JP (1) JPS61182157A (ja)
DE (1) DE3586245T2 (ja)
IL (1) IL77084A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941088A (en) * 1985-02-05 1990-07-10 Digital Equipment Corporation Split bus multiprocessing system with data transfer between main memory and caches using interleaving of sub-operations on sub-busses
US5062076A (en) * 1985-07-12 1991-10-29 Wang Laboratories, Inc. Cascadable, high-bandwidth, multi-channel image transfer controller
US4838274A (en) * 1987-09-18 1989-06-13 Air Products And Chemicals, Inc. Perfluoro-crown ethers in fluorine magnetic resonance imaging
CA1329433C (en) * 1988-10-24 1994-05-10 Lemuel L. Davis Computer animation production system
US5091849A (en) * 1988-10-24 1992-02-25 The Walt Disney Company Computer image production system utilizing first and second networks for separately transferring control information and digital image data
US5159551A (en) * 1989-08-09 1992-10-27 Picker International, Inc. Prism architecture for ct scanner image reconstruction
JP2665813B2 (ja) * 1990-02-23 1997-10-22 三菱電機株式会社 記憶制御装置
JPH05205005A (ja) * 1990-03-30 1993-08-13 Internatl Business Mach Corp <Ibm> ロジック・シミュレーション・マシン用ホスト・インタフェース
US5237567A (en) * 1990-10-31 1993-08-17 Control Data Systems, Inc. Processor communication bus
FR2669448B1 (fr) * 1990-11-19 1993-01-15 Bull Sa Architecture de terminal et circuit de gestion.
CA2055554C (en) * 1990-12-11 1998-04-14 John Monroe Dinwiddie, Jr. Multimedia system
US5245322A (en) * 1990-12-11 1993-09-14 International Business Machines Corporation Bus architecture for a multimedia system
CA2055296C (en) * 1990-12-11 1995-04-04 Bruce James Wilkie Analog image signal processor circuit for a multimedia system
US5175731A (en) * 1990-12-11 1992-12-29 International Business Machines Corporation Arbitration circuit for a multimedia system
US5230041A (en) * 1990-12-11 1993-07-20 International Business Machines Corporation Bus interface circuit for a multimedia system
US5689657A (en) * 1991-03-30 1997-11-18 Deutsche Itt Industries Gmbh Apparatus and methods for bus arbitration in a multimaster system
EP0537898B1 (en) * 1991-09-16 1998-08-12 NCR International, Inc. Computer system including video subsystem
JPH05210481A (ja) * 1991-09-18 1993-08-20 Ncr Internatl Inc 直接アクセス式ビデオバス
US5446866A (en) * 1992-01-30 1995-08-29 Apple Computer, Inc. Architecture for transferring pixel streams, without control information, in a plurality of formats utilizing addressable source and destination channels associated with the source and destination components
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5317564A (en) * 1992-12-30 1994-05-31 Intel Corporation Merging network for collection of data from multi-computers
WO1996041274A1 (en) * 1995-06-07 1996-12-19 Advanced Micro Devices, Inc. Dynamically reconfigurable data bus
KR980004067A (ko) * 1996-06-25 1998-03-30 김광호 멀티프로세서 시스템의 데이터 송수신장치 및 방법
JPH1173258A (ja) * 1997-08-28 1999-03-16 Toshiba Corp 低消費電力バス構造及びその制御方法、低消費電力バス構造の合成システム及びその合成方法、携帯情報機器
EP1041490A1 (en) * 1999-03-31 2000-10-04 Hewlett-Packard Company Method to increase the I/O performance of a computer
CN1129072C (zh) * 1999-10-27 2003-11-26 盖内蒂克瓦尔有限公司 具有可配置数据/地址通道结构的数据处理系统
US8253751B2 (en) 2005-06-30 2012-08-28 Intel Corporation Memory controller interface for micro-tiled memory access
US8032688B2 (en) 2005-06-30 2011-10-04 Intel Corporation Micro-tile memory interfaces
US7765350B2 (en) 2005-09-14 2010-07-27 Koninklijke Philips Electronics N.V. Method and system for bus arbitration
US8878860B2 (en) 2006-12-28 2014-11-04 Intel Corporation Accessing memory using multi-tiling

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7806841A (nl) * 1978-06-26 1979-12-28 Bell Telephone Mfg Tijdverdelingsmultiplex-communicatiestelsel.
FR2458957B1 (fr) * 1979-06-13 1986-02-07 Telediffusion Fse Concentrateur teleinformatique pour reseau de transmission et de commutation de donnees par paquets
US4535448A (en) * 1982-12-10 1985-08-13 At&T Bell Laboratories Dual bus communication system
JPS59176838A (ja) * 1983-03-28 1984-10-06 Dainippon Screen Mfg Co Ltd 画像演算処理方法

Also Published As

Publication number Publication date
US4604743A (en) 1986-08-05
IL77084A0 (en) 1986-04-29
EP0188828A3 (en) 1988-12-21
EP0188828A2 (en) 1986-07-30
IL77084A (en) 1989-10-31
JPS61182157A (ja) 1986-08-14
DE3586245D1 (de) 1992-07-23
DE3586245T2 (de) 1993-01-14
EP0188828B1 (en) 1992-06-17

Similar Documents

Publication Publication Date Title
JPH0555907B2 (ja)
EP0156580B1 (en) Data transmission system
EP0416281B1 (en) Data buffer
US6381664B1 (en) System for multisized bus coupling in a packet-switched computer system
US4476527A (en) Synchronous data bus with automatically variable data rate
US5594702A (en) Multi-first-in-first-out memory circuit
US5875309A (en) Arbitration system using linked table
EP0082683A2 (en) Computer memory system
US5625796A (en) Method and apparatus for concurrently accessing multiple memories with different timing requirements
EP0579389A1 (en) Source synchronized metastable free bus
JPH0562382B2 (ja)
GB2123189A (en) Communication between computers
WO1998007095A1 (en) Memory control unit providing optimal timing of memory control sequences between different memory segments
US4849965A (en) Asynchronous digital time-division multiplexing system with distributed bus
US7035956B2 (en) Transmission control circuit, reception control circuit, communications control circuit, and communications control unit
JPH11212939A (ja) 共通バスによって相互接続されたプロセッサを有するデータプロセッサユニット間でデータを交換するためのシステム
EP1132818B1 (en) Method and data processing system for access arbitration of a plurality of processors to a time multiplex shared memory in a real time system
US5708850A (en) Parallel processing system for time division multiplex data transfer including read/write dual port memory accessible to bus and digital signal processor during opposite phases of clock
EP0421627B1 (en) Memory device
JPS6162159A (ja) 双方向データ交換方法
JPS60124764A (ja) ダイレクトメモリアクセス制御装置
US5023867A (en) Protocol and apparatus for selectively scanning a plurality of lines connected to a communication device
SU769522A1 (ru) Мультиплексный канал
JP2538644B2 (ja) インタ―フェイス変換装置
JPH06168202A (ja) バスウェイト装置