JPH055607U - Ｒａｍデ―タ保障装置 - Google Patents

Abstract

(57)【要約】 【目的】 車載の制御装置に内蔵されているデータ保持
装置を簡素化する。 【構成】 ＣＰＵ１は学習データなどを格納するＲＡＭ
２を有する。ＲＡＭ２の記憶データが保障されているこ
とはフリップフロップ（Ｆ／Ｆ）３の状態で認識され
る。つまりＦ／Ｆ３は、ＲＡＭデータ保持電圧Ｖ_DDが基
準値以上のときにはセットされている。前記電圧Ｖ_DDを
供給している外部の電源回路で電圧Ｖ_DDが低下したこと
が検出され、リセット信号ＲＥＳＥＴが出力される。Ｆ
／Ｆ３はそのクリア端子に前記リセット信号ＲＥＳＥＴ
を供給されてクリア状態となる。ＣＰＵ１は、従来、ア
ナログ構成の電圧監視回路を備えていたが、ここではこ
れを排除してロジックのみの回路構成とした。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はＲＡＭデータ保障装置に関し、特に、自動車用制御装置のマイクロコ ンピュータ（以下、ＣＰＵという）内に設けられたＲＡＭデータ保障装置に関す る。

【０００２】

【従来の技術】

ＣＰＵを搭載した自動車用制御装置において、自己診断結果つまり学習データ あるいは次回運転開始時に必要な各種データをＲＡＭに記憶させるようにしてい ることがある。前記制御装置に設けられたＲＡＭ内の記憶データを確実に保持さ せるためには、所定の電源電圧を印加する必要がある。そのために、従来の制御 装置には、所定の電源電圧が印加されていることを保障する装置が備えられてい る。

【０００３】 前記電圧を印加するための定電圧電源回路の一例を、図２を参照して説明する 。同図において、定電圧電源回路５は、周辺回路用とＣＰＵ用との２系統の電源 電圧（Ｖ_CC，Ｖ_DD）を制御装置に供給するようになっている。電源電圧Ｖ_CCは、 イグニッションスイッチＳＷ１が投入されているとき、つまり自動車の運転中に のみ供給されるのに対し、電源電圧Ｖ_DDは運転中のみならず、停止中も制御装置 に供給される。これは、ＣＰＵ内のＲＡＭデータを電源電圧Ｖ_DDによって常時保 持させておく必要があるためである。

【０００４】 レギュレータ６は、イグニッションスイッチＳＷ１が投入されたときにのみ、 バッテリ電圧Ｖ_B （通常は１２Ｖ）を所定の電圧（例えば５Ｖ）に変圧調整して 安定化した電源電圧Ｖ_CCを発生させる。一方、レギュレータ７は、常時、バッテ リ電圧Ｖ_B を所定の電圧に変圧調整して電源電圧Ｖ_DDを発生させる。

【０００５】 比較器８では、レギュレータ６で発生した電源電圧Ｖ_CCが基準電圧Ｖｒ１と比 較され、電源電圧Ｖ_CCが基準電圧Ｖｒ１を下回っているときには電圧低下信号Ｐ Ｄが出力され、この信号に応答してＣＰＵ（図示せず）は動作を停止する。この とき、ＲＡＭ（図示せず）内のデータを保持するための電流は供給している。

【０００６】 また、比較器９では、レギュレータ７で発生した電源電圧Ｖ_DDが基準電圧Ｖｒ ２と比較され、電源電圧Ｖ_DDが基準電圧Ｖｒ２を下回っているときにはリセット 信号ＲＥＳＥＴが出力され、ＣＰＵはこの信号によってリセットされる。この場 合は、ＲＡＭに記憶されているデータは保障されない。

【０００７】 なお、比較器８，９では、それぞれレギュレータ６，７の出力側の電圧ではな く、入力側の電圧、つまりバッテリ電圧Ｖ_B あるいはイグニッション電圧ＩＧＰ （実質はバッテリ電圧Ｖ_B と同じ）と基準電圧Ｖｒ１，Ｖｒ２とを比較すること もある。

【０００８】 次に、前記定電圧電源回路５から供給される電源電圧Ｖ_DDによってＲＡＭデー タを保持するようにしているＣＰＵの構成を図３を参照して説明する。 図３において、ＣＰＵ１ａ内のＲＡＭ２に格納されたデータは、前記電源電圧 Ｖ_DDによって保持されている。フリップフロップ３ａは、ソフトウェアによる処 理でセットされ、ＲＡＭ２内のデータが保障され得るものかどうかは、このフリ ップフロップ３ａの状態によって検出される。

【０００９】 前記電源電圧Ｖ_DDは、比較器４においてＲＡＭデータを保障できる基準電圧Ｖ ｒ３と比較される。電源電圧Ｖ_DDが基準電圧Ｖｒ３より低い場合は、前記フリッ プフロップ３ａに対してクリア信号を出力する。フリップフロップ３ａは、この 信号によってクリアとなる。

【００１０】 こうして、前記フリップフロップ３ａがセットされているときには、ＲＡＭ２ 内のデータは保障される。つまりＲＡＭ２は予定値以上の電圧で確実に保持され ていて、かつ新たなデータも確実に記憶できる状態にあることが認識できる。

【００１１】 一方、前記フリップフロップ３ａがクリアのときには、ＲＡＭ２内のデータは 保障され得ないことが認識され、記憶されているデータの読出しは禁止される。

【００１２】

【考案が解決しようとする課題】

上記従来のＣＰＵには、次のような問題点があった。 図３に示したＣＰＵ１では、前記基準電圧Ｖｒ３に対する電源電圧Ｖ_DDがの高 低を判断するための監視回路すなわち比較器４がＣＰＵ１に内蔵されていた。こ のようなアナログの回路構成では、ＣＰＵ１が組込まれている半導体チップの面 積が大きくなり、かつＲＡＭ２の記憶データを保持するための消費電流も大きく なるという問題点があった。また、ロジックとアナログの双方によって構成され ているＣＰＵ１の製造面では、検査工程が複雑になるという問題点もあった。

【００１３】 本考案の目的は、前述の問題点を解決し、部品点数を減少させ、構成を簡素化 したＲＡＭデータ保持装置を提供することにある。

【００１４】

【課題を解決するための手段】

前記の問題点を解決するために、本考案は、ＲＡＭデータ保持用電源に対して ＲＡＭと並列に配設されたＲＡＭデータ保障フラグとしてのフリップフロップ回 路と、前記ＲＡＭが内蔵されたＣＰＵの外部に設けられ、ＲＡＭデータ保持用電 源電圧が基準値以下のときにリセット信号を発生する監視回路とを具備し、前記 フリップフロップ回路のクリア端子に前記リセット信号を入力するように構成し た点に特徴がある。

【００１５】

【作用】

前記の特徴を有する本考案では、ＲＡＭデータ保持用電源の電圧が予定値以下 になったときに、フリップフロップ回路はＣＰＵ外部のクリア手段つまり監視回 路によってクリアされる。

【００１６】

【実施例】

以下に図面を参照して、本考案を詳細に説明する。図１は本考案の一実施例を 示すＲＡＭデータ保持装置の要部を示す図である。 同図において、ＣＰＵ１は自動車の制御装置に内蔵されるものである。ＣＰＵ １には、学習データや次回運転開始時に必要な各種データを格納するＲＡＭ２が 設けられる。このＲＡＭ２の記憶データはデータ保持電圧Ｖ_DDによって保持され ている。前記データ保持電圧Ｖ_DDの供給ラインに対し、ＲＡＭ２と並列にフリッ プフロップ３が接続されている。このフリップフロップ３は、前記データ保持電 圧Ｖ_DDが基準電圧に維持されていること、つまりＲＡＭ２のデータが保障される ことを示すフラグ手段として設けられている。

【００１７】 前記フリップフロップ３は、通常はソフトウェアによる処理でセットされてい て、前記データ保持電圧Ｖ_DDが基準電圧以下になったときには、クリア端子にリ セット信号ＲＥＳＥＴが入力されてクリアされる。そして、このリセット信号Ｒ ＥＳＥＴとしては、ＣＰＵ１の外部に設けられる監視回路から出力されるものを 使用する。

【００１８】 例えば、このリセット信号ＲＥＳＥＴは、図２に示した定電圧電源回路５の比 較器９から出力されるリセット信号ＲＥＳＥＴをそのままフリップフロップ３の クリア端子に入力できるようにすればよい。

【００１９】 以上説明したように、本実施例では、従来ＣＰＵ１内に設けられていた電圧監 視をなくして、ＣＰＵ１をロジックのみからなる回路構成とした。

【００２０】

【考案の効果】

以上説明したように、本考案によれば、ＣＰＵをロジックのみの回路構成とし てので、ＣＰＵを構成する半導体チップの面積を縮小でき、かつＣＰＵの消費電 流も減少させられる。また、前記半導体チップ製造時の検査工程も簡単になる。

【図面の簡単な説明】

【図１】 本考案の一実施例を示すＣＰＵの要部ブロッ
ク図である。

【図２】 定電圧電源回路を示すブロック図である。

【図３】 従来技術を示すＣＰＵの要部ブロック図であ
る。

【符号の説明】

１…ＣＰＵ、 ２…ＲＡＭ、 ３…フリップフロップ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 1/24 12/16 ３４０ Ｃ 7629−5Ｂ

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 自動車用制御装置に設けられたＲＡＭデ
   ータ保障装置において、 ＲＡＭデータ保持用電源に対してＲＡＭと並列に配設さ
   れたＲＡＭデータ保障フラグとしてのフリップフロップ
   回路と、 前記ＲＡＭが内蔵されたＣＰＵの外部に設けられ、ＲＡ
   Ｍデータ保持用電源電圧が基準値以下のときにリセット
   信号を発生する監視回路とを具備し、前記フリップフロ
   ップ回路のクリア端子に前記監視回路のリセット信号を
   入力するように構成したことを特徴とするＲＡＭデータ
   保障装置。
2. 【請求項２】 前記監視回路が、ＣＰＵ外部の定電圧供
   給回路に設けられ、車載バッテリから供給される電圧が
   基準値以下のときにリセット信号を発生する回路である
   ことを特徴とする請求項１記載のＲＡＭデータ保障装
   置。