JPH0560262B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フアクシミリ、光学文字認識および
複写機等の光電変換デバイスとして用いられる密
着形イメージセンサに関するものである。

〔従来の技術〕

密着形イメージセンサは、MOS型イメージセ
ンサやCCDイメージセンサ等のICイメージセン
サと比較して、レンズによる縮小光学系を用いな
いため、フアクシミリ装置等を小型に実現できる
点で経済性に優れている。

この密着形イメージセンサの光電変換素子材料
としては、可視光領域で光感度が高く、大面積形
成が容易なアモルフアスシリコン（以下ａ−Siと
記す。）が、最近よく使われている。

このａ−Siは、比抵抗が高く、CCDイメージ
センサやMOS型イメージセンサと同様に、電荷
蓄積モード動作が適している。この場合、通常そ
の素子構造としては、第２図に示す様なａ−Si光
電変換膜２０を上下電極でサンドイツチした構造
が用いられる。例えば、ガラス等の絶縁性基板１
上に形成された例えばCr等よりなる個別電極２
１上にａ−Si光電変換膜２０が、例えばプラズマ
CVD等により形成されている。このａ−Si光電
変換膜２０の上に、例えばIndium Tin Oxideの
透明電極２２が、スパツタリング等により蒸着さ
れ、さらに素子開口部の副走査方向の寸法を決定
する例えばCr，Ti等からなる直線状の開口部を
持つた遮光膜２３が帯状に形成されている。この
様なサンドイツチ構造を採用することにより、素
子の光反応速度も、0.1msec以下という高速性が
実現でき、高速読み取り装置に適するイメージセ
ンサが得られる。

このａ−Si薄膜光電変換素子で発生した光信号
電荷を高速で効率よく高感度に読み取ることがで
きる駆動回路として、特願昭59−143020号「密着
形イメージセンサとその駆動方法」に示される
CCD駆動回路がある。この回路を用いた密着形
イメージセンサの構成は第３図により示される。
この図を簡単に説明すると、CCDシフトレジス
タ６、トランスフアーゲート７およびフローテイ
ングゲートアンプ１２から少なくとも構成された
駆動用CCDチツプ２の入力端子５と例えば第２
図に示した個別電極２１の先端に相当するガラス
基板１上に形成された個別電極端子４がボンデイ
ングワイヤー８で一対一に対応して接続されてい
る。ａ−Si薄膜光電変換素子３で発生した光信号
電荷が、トランスフアーゲート７を通してCCD
シフトレジスタ６に送られた後、転送用クロツク
φ１，φ２により順次時系列に転送され、フロー
テイングゲートアンプ１２を通して出力される。

この駆動用CCDチツプ２は、その歩留り等か
ら考慮して、普通64ビツト／チツプあるいは128
ビツト／チツプ等で構成されている。例えば、
A4判、８素子／mm、総素子数1728素子の密着形
イメージセンサを動作させる場合、例えば、128
ビツト／チツプ駆動用CCDチツプ２の場合には
14チツプがガラス基板１上に実装されている。こ
の様な、ａ−Si薄膜光電変換素子３と駆動用
CCDチツプ２とのハイブリツドセンサでは、ト
ランスフアーゲート７からａ−Si薄膜光電変換素
子３側を見た容量が大きく、これに起因する残像
が大きな問題である。この残像を効果的に抑圧す
る方法として既に、特願昭59−164445号「密着形
イメージセンサとその駆動方法」でバイアス電荷
を注入する方法を、提示した。しかし、高速駆
動、低消費電力を達成するためには、この容量を
極力小さくすることが必要である。

〔発明が解決しようとする問題点〕

ところが個別電極２１と透明電極２２でサンド
イツチされたガラス基板上の素子容量は、その構
造上1pF程度以下にすることは困難である。

もう１つ、この容量の原因となるのは、駆動用
CCDチツプ２上でのトランスフアーゲート７か
ら入力端子５までの配線容量である。例えば通常
CCDシフトレジスタ６１段当りのゲート長は、
転送効率の点から50μm以上にならない様に構成
する。従つて、128ビツト／チツプの駆動用CCD
チツプ２を考えると、CCDシフトレジスタ６の
全長は、最大6.4mmまでとなる。この時、第４図
に示した様に、例えば転送用クロツク、リセツト
パルス、電源およびグラウンド等の入出力端子４
０の配置も考慮して、入力端子５をチツプ２の一
片に配置する。入力端子５のピツチは、現状のボ
ンデイング技術を考慮すると、例えば千鳥配置で
構成しても、せいぜい100μm程度どまりである。
従つて、入力端子５の全長は、CCDシストレジ
スタ６の２倍の12.8mmとなる。この時、入力端子
５からトランスフアーゲート７間の最大配線長
は、3.2mm以上となる。この配線幅を、10μm程度
とすると、配線面積は、3.2×10³×10＝3.2×10⁴
μm²となる。単位配線面積容量を、プロセスにも
依存するが、例えば10^-4pF／μm²とすると、実
に駆動用CCDチツプ２上の配線容量は、3.2pFに
も達する。素子容量1pFと加えて、4.2pFとなり、
1pF時に比べ残像がはるかに大きく、また、これ
を抑圧するためのバイアス電荷の量も、例えば４
倍以上にはなる。従つて、CCDシフトレジスタ
６のゲート面積も４倍以上必要であり、外部の駆
動能力が同じなら1/4の速度でしか駆動できなく
なる。又同じ速度の駆動なら４倍の消費電力とな
る。以上の様に、従来のａ−Si光電変換素子３を
CCDで駆動する構成では、駆動用CCDチツプ２
上の配線容量が、素子容量より大きくなつてしま
い、残像を抑圧することが難しく、さらには高速
駆動性や低消費電力性に大きな欠点があつた。

本発明の目的は、この様な欠点を取り除き、高
速性、低消費電力性に優れたａ−Si薄膜光電変換
素子とCCD駆動ICを用いた残像の無い高性能な
密着形イメージセンサを提供することにある。

〔問題点を解決するための手段〕

本発明による密着形イメージセンサは、絶縁性
基板上に設けた複数の薄膜光電変換素子列の電荷
を、半導体基板上のCCDシフトレジスタで読み
取る密着形イメージセンサにおいて、前記CCD
シフトレジスタの両側に奇偶毎に振り分けたトラ
ンスフアーゲートを設け、このトランスフアーゲ
ートに前記薄膜光電変換素子を一対一に接続した
ことを特徴としている。

〔作用、原理〕

本発明の構成をとることにより、高速性、低消
費電力を維持しながら、残像の無い高性能な密着
形イメージセンサが得られる。

すなわち本発明では、駆動用CCDチツプを使
用したａ−Si密着形イメージセンサにおいて、
CCDチツプ内に一列のCCDシフトレジスタを配
置し、その両側にトランスフアーゲートと入力端
子列を設け、ａ−Si薄膜光電変換素子列からの光
信号電荷の奇数番目を一方の入力端子列から、偶
数番目を他方の入力端子列から入力する構成をと
つている。

従つて、チツプ長を決める片方の入力端子列か
ら見るとCCDシフトレジスタの段数は、２倍と
なり、ほぼチツプ長に等しくすることができ、ト
ランスフアーゲートから入力端子列に到る配線長
を極端に短くできる。この結果、トランスフアー
ゲートから見た容量は、ほぼガラス基板上でのａ
−Si薄膜光電変換素子容量のみとなり、残像抑圧
が非常に容易となる。

バイアス電荷を注入する残像抑圧方法と共に用
いることで、従来のCCDICイメージセンサと変
わることのない消費電力で、高速、高性能な密着
形イメージセンサを達成できる。

〔実施例〕

以下、本発明の実施例を図面により詳細に説明
する。

第１図は、本発明による一実施例を示すもので
ある。

例えば、ガラス等の絶縁性基板１上に、複数個
の駆動用CCDチツプ２と共に設置されたａ−Si
薄膜光電変換素子３列の個別電極素子４と、駆動
用CCDチツプ２上の入力端子５が、チツプの両
辺で相対する様に設けられている。例えば、第３
図に示す様に奇数番目をCCDチツプ２の手前、
ａ−Si薄膜光電変換素子３側に、偶数番目を反対
側に順次配列する。CCDチツプ２上では、中央
の一列のCCDシフトレジスタ６の両側に、CCD
シフトレジスタ６内への信号電荷の出入りを制御
するトランスフアーゲート７が設けられている。
このトランスフアーゲート７の一端は、入力端子
５に、もう一端は、CCDシフトレジスタ６の１
段おきに接続されている。第３図の例では、奇数
番目の個別電極端子４と相対する入力端子５に接
続されたトランスフアーゲート７は、奇数段目の
CCDシフトレジスタ６に接続されている。ａ−
Si薄膜光電変換素子３の個別電極端子４とそれぞ
れ相対する側のCCDチツプ２上の入力端子５は、
例えばボンデイグワイヤー８で接続されている。

ａ−Si薄膜光電変換素子３で発生した光信号電
荷は、トランスフアーゲートパルス入力端子９に
印加された制御パルスにより、両側のトランスフ
アーゲート７がオンし、CCDシフトレジスタ６
内に移される。このCCDシフトレジスタ６に移
された光信号電荷は、前に述べた構成から、ａ−
Si薄膜光電変換素子３列の配列順序と同様に配列
されている。この時、残像抑圧のためのバイアス
電荷も、光信号電荷と共に移されている。このバ
イアス電荷は、ａ−Si薄膜光電変換素子３に照射
されたバイアス光であつてもよく、また第３図に
示す電気的入力部１０よりパルス等の電気的信号
によるものでも構わない。後者の場合の駆動方法
は、特願昭59−164445号「密着形イメージセンサ
とその駆動方法」ですでに提案しているが、これ
によるとCCDシフトレジスタ６内に注入された
バイアス電荷は、一度ａ−Si薄膜光電変換素子３
に移され、再び光信号電荷と共にCCDシフトレ
ジスタ６内へ戻つてくるものである。CCDシフ
トレジスタ６内のバイアス電荷と光信号電荷は、
次に転送クロツク入力端子１１から入力された転
送クロツクφととの二相クロツクにより順次フ
ローテイングゲートアンプ１２へと転送され、出
力端子１３より時系列信号として出力される。

CCDシフトレジスタ６ではその転送効率を問
題にするが、これは１段当りのCCDシフトレジ
スタ６長に依存し、当然長くなれば転送効率は悪
くなる。通常、CCDイメージセンサ等では、こ
のCCDシフトレジスタ６長は、50μm以下で設計
される必要がある。ところで、現在のICボンデ
イングワイヤー接続技術では、隣接パツド間のピ
ツチが、通常200μm以上、特殊な場合には本実施
例に示した様に千鳥配置でもつて100μm程度が可
能である。上記本実施例では、CCDシフトレジ
スタ６の両側にトランスフアーゲート７を設け、
両側から信号電荷を注入できる様にしたことによ
り、CCDシフトレジスタ６は、実質的に片側の
トランスフアーゲート７数つまり入力端子５数の
２倍許容できる。例えば、CCDシフトレジスタ
６長の限界50μm、入力端子５間ピツチ100μmを
採用すれば、トランスフアーゲート７と入力端子
５のピツチは等しくなり、配線ピツチ変換をする
必要がないため、入力端子５までの配線がほとん
ど不要となる。例えば、ａ−Si薄膜光電変換素子
３部の容量1pFに比べれば、この配線容量はほと
んど無視できる値となる。従つて密着形イメージ
センサ全体としての残像は、ａ−Si薄膜光電変換
素子３部の容量だけを考慮すればよく、バイアス
電荷量が非常に小さくても残像抑圧が可能とな
る。これは、転送電荷量が少なくてもすむつまり
CCDシフトレジスタ６を小さくできる（この場
合は、幅を狭くする。）ことになり、高速駆動が
可能となるか、あるいは、同じ速度で消費電力を
低くできることになる。

尚本実施例では、ａ−Si薄膜光電変換素子３の
片側にCCDチツプ２を搭載した例であるが、高
素子密度になれば個別電極素子４を交互リード引
出しとしCCDチツプ２をａ−Si薄膜光電変換素
子３の両側に配置する例でもかまわない。ただ
し、この場合は、１つのCCDチツプ２上の一片
の入力端子５は、ａ−Si薄膜光電変換素子３と４
ビツト毎に接続されることになる。

〔発明の効果〕

以上説明した様に、本発明によれば、駆動用
CCDチツプ上での配線容量を最小にとどめ、駆
動回路としてCCDを使用した密着形イメージセ
ンサで問題となる残像を極力小さく抑えることが
でき、例えば少量のバイアス電荷を注入する残像
抑圧方法と共に用いることにより、従来の
CCDICイメージセンサと変わらない残像のない
高性能な密着形イメージセンサを実現することが
できるという効果がある。また、バイアス電荷の
注入量も最少に抑えることができ、従つてCCD
シフトレジスタ面積を小さくできるため、高速動
作あるいは低消費電力にすることができる効果を
有するものである。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す平面図、第
２図は従来の密着形イメージセンサの断面図、第
３図はそのブロツク図、第４図は平面図である。 １……ガラス基板、２……CCDチツプ、３…
…アモルフアスシリコン薄膜光電変換素子、４…
…個別電極端子、５……入力端子、６……CCD
シフトレジスタ、７……トランスフアーゲート、
８……ボンデイングワイヤー、９……トランスフ
アーゲートパルス入力端子、１０……バイアス電
荷入力部、１１……転送クロツク入力端子、１２
……フローテイングゲートアンプ、１３……出力
端子、２０……アモルフアスシリコン光電変換
膜、２１……個別電極、２２……透明電極、２３
……遮光膜、４０……入出力端子。

Claims (1)

【特許請求の範囲】
1. １ 絶縁性基板上に設けた複数の薄膜光電変換素
   子列の電荷を、半導体基板上のCCDシフトレジ
   スタで読み取る密着形イメージセンサにおいて、
   前記CCDシフトレジスタの両側に奇偶毎に振り
   分けたトランスフアゲートを設け、このトランス
   フアーゲートに前記薄膜光電変換素子を一対一に
   接続したことを特徴とする密着形イメージセン
   サ。