JPH0561587B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、測定信号バツフア回路に関し、さ
れに詳しくは、Ａ／Ｄ変換を始めたら、外部に制
御されずに、メモリ容量分のデータを採るまで連
続してＡ／Ｄ変換を行い、データをデジタル記憶
する超音波測定装置等のＡ／Ｄ変換回路の改良に
関する。

［従来の技術］ 超音波測定装置にあつて、探触子等から得られ
た測定信号を画像処理等をするために、一旦デジ
タル信号としてこれらを記憶することが行われ
る。この場合に測定データの採取速度は高速であ
ることが要求される。そこで探触子等から得られ
る測定信号は、Ａ／Ｄ変換され始めたら外部に制
御されずにメモリ容量分のデータを採るまで連続
してＡ／Ｄ変換が行われる。

例えば、超音波探傷器に使うＡ／Ｄ変換回路で
は、超音波受信信号をすべてデータとして取り扱
いたいので、高速Ａ／Ｄ変換回路と呼ばれ、例え
ば20MHz程度の高い周波数の変換クロツクを用い
て行われる。

そこで、１回１回のＡ／Ｄ変換をマイクロプロ
セツサを含むコントローラから指令していたので
は間に合わない。このためコントローラからは、
Ａ／Ｄ変換を行う、Ａ／Ｄ変換スタート（メモリ
書き込み開始）信号だけ送り、後は、Ａ／Ｄ変換
クロツクに同期してＡ／Ｄ変換を順次行い、Ａ／
Ｄ変換データをメモリに書き込む。一方、読み出
す時には、コントローラからＡ／Ｄ変換回路のメ
モリを直接アクセスして読み出すという方式を採
る。

第３図は、この種のデジタル超音波探傷器（受
信信号をすべてＡ／Ｄ変換してデジタル信号に
し、一旦メモリに記憶してからデータを処理する
探傷器）の通常のＡ／Ｄ変換回路を中心としたブ
ロツク図である。

１０は、Ａ／Ｄ変換回路であり、１は、その
Ａ／Ｄコンバータ（Ａ／Ｄ変換器）であつて、端
子１０ａに探触子等から得られるアナログ測定信
号を受ける。２はメモリ（RAM）であつて、
Ａ／Ｄ変換して得たデジタル信号を記憶する。３
は、マルチプレクサであり、アドレスカウンタ４
の値とアドレス入力端子１０ｄから供給される外
部から設定されたアドレス信号とのいずれか一方
を選択する。そしてＡ／Ｄ変換回路１０のコント
ローラ８からの制御信号（クロツク）に応じて選
択したアドレス信号をメモリ２へと送出する。こ
こで、アドレスカウンタ４は、コントローラ８か
らのクロツク信号によりその値がインクリメント
（更新）される。

５は、遅延用カウンタであつて、トリガ時点か
らある一定時間遅延させてＡ／Ｄ変換データをメ
モリ２に格納するのに必要な遅延時間を作る。そ
してコントローラ８からのクロツク信号によりデ
クリメント（カウントダウン）される。６は、遅
延用カウンタ５の遅延時間を設定するレジスタで
あつて、そこに設定されたフラグにより遅延用カ
ウンタ５を動作させる。

７は、データバスゲート回路であり、コントロ
ーラ８がメモリ２からデータを読み出すときに、
コントローラ８のデータバス１１とメモリ２のデ
ータバスとを接続するものである。その端子ａ、
端子ｂがこれらデータバス接続端子となつてい
て、端子ｃにコントローラ８から送出されるゲー
ト開閉についての制御信号を受ける。なお、Ａ／
Ｄ変換中は、ゲートが閉じるような制御信号がコ
ントローラ８からこの端子ｃに入力されてメモリ
２に記憶されたＡ／Ｄ変換データがコントローラ
８のデータバス１１上に出力されないように制御
される。

また、コントローラ８がメモリ２に記憶された
Ａ／Ｄ変換データを要求する時に、データバスゲ
ート回路７は、その端子ｃにゲート開閉の制御信
号を受けてそのゲートを開き、メモリ２に格納さ
れているＡ／Ｄ変換データをコントローラ８又は
入出力端子１０ｃへと転送する。

コントローラ８は、マイクロプロセツサ
（CPU）を内蔵した、いわゆる演算処理装置であ
つて、制御信号として、外部から端子１０ｂを経
てリード／ライト、Ａ／Ｄスタート等の各種信号
をその端子ａに受けて動作する。そしてＡ／Ｄ変
換用クロツクをクロツク発生器９から端子ｂに受
け、アドレスバス１２を介してその端子ｄにアド
レス入力端子１０ｄからアドレス信号を受ける。

また、コントローラ８は、データ信号を端子Ｃ
からデータバス１１に送出し、さらに、その端子
ｅにはＡ／Ｄコンバータ用クロツク信号をはじめ
とする各種制御信号を発生して、制御バス１３を
介してＡ／Ｄコンバータ用クロツク信号をＡ／Ｄ
コンバータ１の端子ｃに、書込み／読出し信号を
メモリ２の端子ｂにそれぞれ送出し、データバス
ゲート回路制御信号（ゲート信号）をデータバス
ゲート回路７の端子ｃに送出し、さらにマルチプ
レクサ切換信号をマルチプレクサ３の端子ｃに、
アドレスの更新信号をアドレスカウンタ４の端子
ｃ、遅延カウンタ５の端子ｃに、そしてフラグ情
報をレジスタ６の端子ａにそれぞれ送出する。

次に、このＡ／Ｄ変換回路の動作について説明
する。

通常は、メモリ２、アドレスカウンタ４は、停
止状態でデータバスゲート回路７のデータゲート
は閉じている。ただし、Ａ／Ｄコンバータ１に
は、コントローラ８からクロツクが絶えず入力さ
れており、Ａ／Ｄ変換は行われている。

ここで、制御信号入力端子１０ｂよりＡ／Ｄ変
換スタート信号がコントローラ８に入力される
と、コントローラ８は、その出力端子８ｅから各
部に制御信号を送出する。その結果、アドレスカ
ウンタ４がＡ／Ｄ変換クロツクに同期して０から
カウントを開始し、その端子４ｂから出力される
アドレス信号がマルチプレクサ３を経てメモリ２
の端子ｃに供給される。

このときメモリ２の書込み／読出しの制御信号
を受ける端子２ｂには、コントローラ８からデー
タ書き込み信号を受けていて、メモリ２の端子ａ
に加えられているので、Ａ／Ｄコンバータ１から
得られるＡ／Ｄ変換データがアドレスカウンタ４
で設定されたアドレスに順次書き込まれて行く。

そして、アドレスカウンタ４がメモリ２の容量
分だけのアドレスをカウントし終わると、コント
ローラ８からの制御信号に応じてにアドレスカウ
ンタ４、メモリ２の動作が停止する。こうしてメ
モリ２に記憶された測定データは、次に、コント
ローラ８により読み出される。この読出しは、制
御端子１０ｂから読み出し信号をコントローラ８
が受けたときに開始され、このとき、コントロー
ラ８は、制御信号をデータバスゲート回路７に送
出して、バスゲートを開き、マルチプレクサ３を
アドレス入力端子１０ｄ（側コントロール側）に
切り換え、メモリ制御端子２ｂに読み出し信号を
送出して、メモリ２の端子ａから読出しデータを
得てこれをデータバスゲート回路７を介して、デ
ータ入／出力端子１０ｃ等に送り出す、読出し処
理をする。

［解決しようとする問題点］ このような回路において、測定データを採取し
て記憶する範囲、すなわち、測定スタートのトリ
ガ時点（超音波探傷の場合は、送信波を送出する
時点に対応）からの時間は、メモリ２の容量で決
まつている。例えば、８ビツトＡ／Ｄ変換におい
てＡ／Ｄ変換クロツクが20MHz（50（ns））でメモ
リ容量4kバイト（4096バイト）の場合には、50
（ns）×4096＝204.8（μs）の範囲までデータが採れ
る。

そこで、さらに同じ分解能で送信波から一定時
間立つた地点（遠い部分）のデータがほしい場合
には、第３図に示すようにアドレスカウンタ４の
前段に遅延用カウンタ５を設けておき、一定時間
遅延させた後アドレスカウンタ４のカウントを開
始するような構成を採る。このことでアドレスカ
ウンタ４を遅延カウンタ５の値をカウントした後
に動作されるかが、これを動作させるか否かは、
レジスタ６にセツトされたフラグ情報に従う。

しかし、このようにすると、遅延時間が短けれ
ば、遅延用カウンタ５のカウント値が少いもので
済むが、ある程度遅延時間が長い場合カウンタの
数を増加させなければならない。また、その設定
及び変更も容易ではない。

この発明は、このような従来技術の問題点を解
決するものであつて、簡単に遅延時間の設定がで
き、メモリ容量を増加しなくても求める測定デー
タの部分だけ簡単にデータ採取ができる測定信号
バツフア回路を提供することを目的とする。

［問題点を解決するための手段］ このような目的を達成するこの発明の測定信号
バツフア回路における手段は、メモリへの書込み
アドレスを示すアドレスカウンタを備えていて、
測定開始時点から測定信号の採取開始時点までの
期間に相当する時間をメモリをアクセスした場合
の番地数に換算し、この換算した番地数だけメモ
リの最終番地を基準として逆昇つた番地を初期値
としてアドレスカウンタに設定し、測定開始時点
からＡ／Ｄ変換をして最終番地を経て先頭番地へ
とメモリに連続して記憶して行き、メモリの先頭
番地から得られるデータを採取データとして読み
出すものである。

［作用］ このように、メモリのアクセス番地数に対応す
る時間を遅延時間に割り振り、メモリを空アクセ
スさせて、測定データ採取時間までの時間を計測
することで、遅延のためのカウンタを特別に設け
なくても、遅延させてデータを採取することがで
きる。しかも、メモリの最終番地を基準とするこ
とにより、採取データは常にメモリの先頭番地か
ら記憶され、その読出しも従来通りのものとな
る。

［実施例］ 以下、この発明の一実施例について図面を用い
て詳細に説明する。

第１図は、この発明の測定信号バツフア回路を
超音波測定装置のＡ／Ｄ変換回路に適用した場合
の一実施例のブロツク図、第２図は、その制御の
概要の説明図である。なお、第３図と同等のもの
は同一の符号で示す。

第１図において、２０は、Ａ／Ｄ変換回路であ
つて、１４は、そのメモリ２のアドレスを発生さ
せるプリセツト可能なアドレスカウンタである。
そのプリセツト端子ｅに信号が入力されると、端
子ａに入力されている初期値レジスタ１５の値が
初期値として設定される。プリセツト端子ｅは、
通常、ラツチ回路１８の出力が供給されていて、
初期値レジスタ１５の値を保持したプリセツト状
態（ラツチ回路１８の出力で通常アサートされた
状態）となつている。したがつて、アドレスカウ
ンタ１４は、通常プリセツト状態にあるが、Ａ／
Ｄ変換が開始されると、ラツチ回路１８の出力が
落ちてネゲート（無効と）され、プリセツト値を
初期値としてカウント（カウントアツプ）を開始
する。

その結果、アドレスカウンタ１４の端子ｃから
は、アドレスデータが順次出力され、それがメモ
リ２に供給される。このアドレス出力の端子ｃ
は、Ａ／Ｄ変換回路で必要な、メモリ容量に応じ
た出力本数を有している。すなわち、アドレスカ
ウンタ１４は、例えば、メモリ２の容量が4kバ
イトであれば、アドレス線は12本となり、その端
子ｂに入力されるコントローラ８からのクロツク
に同期して初期値から１づつカウントされて行
く。そして最終値までカウントされ、カウントア
ツプされると、そのｄ端子よりキヤリ信号が出力
され、それがシフトレジスタ１６の入力信号とな
る。

初期値レジスタ１５は、アドレスカウンタ１４
の初期値（Ａ／Ｄ変換開始の遅延時間）を設定す
る初期値設定回路であつて、その端子ａは、デー
タバス１１を介してコントローラ８に接続され、
これにコントローラ８からデータバス１１を通し
てアドレスカウンタ初期値（Ａ／Ｄ変化開始の遅
延時間）が設定される。なお、端子ｂの信号線の
本数はアドレスカウンタ１４の端子ｃの本数と同
じである。

シフトレジスタ１６は、シリアル入力のパラレ
ル出力のレジスタであり、その端子ｂがシリアル
入力端子で、アドレスカウンタ１４がカウンタア
ツプして初期状態、すなわち“０”の値に戻つた
ときにそのキヤリー信号が入力され、このキヤリ
ー信号毎に出力端子C₁〜C_oの出力C₁から順次キ
ヤリー信号に対応するデータが送られて行く。こ
の出力端子C₁〜C_oの出力は、データセレクタ１
７に入力される。

シフトレジスタ１６の端子ａは、リセツト端子
であつて、この端子ａがアサートされると、シフ
トレジスタ１６の動作は停止して、シフトレジス
タ１６のパラレル出力端子C₁〜C_oの出力は初期
の状態（通常‘LOW'レベルに固定されること）
になる。また、シフトレジスタ１８の端子ａに
は、ラツチ回路１８から出力が供給されていて、
通常アサートされており、アドレスカウンタ１４
と同様にＡ／Ｄ変換開始と同時にその出力が落ち
てネゲートされ、動作を開始する。

データセレクタ１７は、シフトレジスタ１６か
ら出力されるｎ本の信号線のうちの１つをセレク
トするものであつて、その端子ａは、データを選
択するコントロール端子で、コントローラ８のデ
ータバス１１と接続されていて、その端子ｂにシ
フトレジスタ１６の選択した出力信号を出力す
る。この出力信号は、ラツチ回路１８のＡ／Ｄ変
換スタート信号のリセツト信号とされ、このリセ
ツトによりラツチ回路１８は、その端子ｂに出力
信号を発生して、アドレスカウンタ１４及びシフ
トレジスタ１６を初期状態に戻す。

ラツチ回路１８は、その端子ａにコントローラ
８からＡ／Ｄ変換スタート信号を受け、これをラ
ツチする。このラツチ信号が出力されている間
は、アドレスカウンタ１４及びシフトレジスタ１
６はイネーブル状態となり、アドレスカウンタ１
４からアドレスラインにその初期値が出力され、
これをスタートとしてその値がインクリメントさ
れて行き、Ａ／Ｄコンバータ１からのＡ／Ｄ変換
データがメモリ２に順次書き込まれて行く。

そして、アドレスカウンタ１４がカウントアツ
プして端子ｄからキヤリー信号が発生し、それが
シフトレジスタ１７のｂ端子に入力されると、シ
フトレジスタ１６のパラレル出力端子C₁〜C_oの
出力はキヤリー信号入力のたびに順次“１”を出
力して行く。その結果、パラレル出力端子C₁〜
C_oのうちのデータセレクタ１７により指定され
ているシフト位置の出力が“１”となつたタイミ
ングでデータセレクタ１７の端子ｂから“１”出
力が発生し、その信号によりラツチ回路１８にラ
ツチされたＡ／Ｄ変換スタート信号がリセツトさ
れ、ラツチ回路１８のｂ端子からのラツチ信号が
停止する。ここでアドレスカウンタ１４及びシフ
トレジスタ１６の動作が停止し、Ａ／Ｄ変換デー
タのメモリ２に対する書き込みが終了する。

なお、前述の場合、データセレクタ１７には、
あらかじめシフトレジスタ１６のどの段の出力を
選択するかを示す制御信号がコントローラ８から
転送され、選択する出力位置が決定されている。

以上の構成において、アドレスカウンタ１４の
初期値としてメモリ２の特定のアドレスからアク
セスを開始すると、第３図のａに示すように、指
定開始アドレスXXXXから最終アドレスFFFFま
でのアクセス時間は遅延時間として利用でき、最
終アドレスをアクセスした後に、同図のｂに見る
ようにアクセスされるメモリ２の先頭アドレス
“0000”から実際採取したい測定データが自動的
に記憶されて行く。

したがつて、測定データが開始アドレス
XXXXから最終アドレスFFFFまでのアクセス時
間だけ遅延する。このことは、測定開始時点（送
信パルス発生時点）から測定信号の採取開始時点
までの期間に相当する時間をメモリ２をアクセス
した場合の番地数に換算し、この換算した番地数
だけ最終アドレスFFFFから引いた値XXXXを初
期値レジスタ１５の値とすればよいことを意味す
る。このようにすれば、XXXX＋１番地から次
の“0000”に至る時間が遅延時間に対応する。な
お、この場合には、メモリ２へのＡ／Ｄ変換デー
タの記憶は、再び先頭アドレスからデータが書込
まれないように、最終アドレスで停止させる必要
がある。それは、アドレスカウンタ１４の２回目
のキヤリー信号でラツチ回路１８がリセツトされ
るようにすればよく、データセレクタ１７の制御
信号をシフトレジスタ１６の２番目の出力C₂に
セツトすることで達成される。

また、測定開始時点から測定信号の採取開始時
点までの期間がメモリ２の総アドレスアクセス時
間を越えるときには、越えた時間に対応する時間
をメモリ２の番地数に換算し、この換算した番地
数だけメモリ２の最終番地を基準として逆昇つた
番地を初期値XXXXとしてアドレスカウンタ１
４に設定する。そしてデータセレクタ１７には、
測定開始時点から前記測定信号の採取開始時点ま
での期間をメモリ２の総アドレスアクセス時間で
割つた整数値＋１回分に相当する数のキヤリー信
号に対応するシフトレジスタ１６の出力を選択す
るような制御信号を設定すればよい。

次に、このような回路動作について具体例につ
いて説明する。

ここで、このＡ／Ｄ変換回路２０のメモリ容量
を4kバイトとし、Ａ／Ｄ変換クロツクを20MHz
（50ns）とすると、メモリ２の（16進の＄0000〜
＄OFFF番地まで）の先頭番地（０番地）から最
終番地（OFFF番地）までＡ／Ｄ変換データを書
き込んで行くものとする。Ａ／Ｄ変換できる時間
（Ａ／Ｄデータの数）は、4096×50×10^-9＝204.8
×10^-6（sec）＝204.8（μsec）となる。

ここで、100μsecだけ測定開始時点（トリガ時
点）より遅延させる場合には、100×10³（ns）÷50
（ns）＝2000となる。そこで、トリガ時点よりＡ／
Ｄ変換クロツクを2000カウントした後メモリの０
番地からＡ／Ｄ変換データを書き込めばよい。す
なわち、アドレスカウンタ１４が2000カウントし
た後に０となり、その後4kバイト分のアドレス
をカウントすればよいことになる。

その結果、アドレスカウンタ１４には、4096−
2000＝2096となり、この2096（これは16進の830に
相当）を初期値レジスタ１５のコントローラ８を
介して設定すればよい。このようにすれば、アド
レスカウンタ１４が2096を初期値としてこの値を
2000だけインクリメントすると、2000カウント目
で4096番地から０番地へと戻り、このときキヤリ
ー信号が端子ｄに発生する。

したがつて、4096までカウントして再び０から
カウントを続け、最終アドレスまでメモリ２にデ
ータを記憶し、次の先頭アドレスからの動作を停
止するように、シフトレジスタ１６のC₂の出力
（14の２回目のキヤリー信号）でＡ／Ｄスタート
ラツチ回路１８をリセツトするように、データセ
レクター１７を設定すればよい。

また、遅延時間がアドレスカウンタ１４のカウ
ント値以上になる場合、すなわちメモリ２の総ア
ドレスアクセス数より大きい遅延時間を必要とす
るような場合、例えば遅延時間が400（usec）の時
は、400×10³（ns）÷50（ns）＝8000であるから、ト
リガ時点から8000カウントしたのち、アドレスカ
ウンタ１４が０になればよい。すなわち、8000−
4096＝3904、4096−3904＝192、この192（16進の
C0）をアドレスカウンタ１４に初期値としてセ
ツトし、さらにアドレスカウンタ１４の３回目の
キヤリー信号で、ラツチ回路１８がリセツトされ
るようにデータセレクタ１７を設定する。

以上述べたように、実施例では、アドレスカウ
ンタ１４の初期値を設定し直すことと、Ａ／Ｄ変
換スタート信号のラツチ回路のリセツト時点を選
択し直すことにより遅延時間を自由に設定でき
る。その結果、任意の時点での測定データをメモ
リに記憶させることが可能である。

この場合にトリガ時点からＡ／Ｄ変換を開始す
るまでの時間を作るためのカウンタが必要なく、
しかも、比較的長い時間でも短い時間でも自由に
選択可能である。

また、シフトレジスタの出力とデータセレクタ
のチヤンネル数をある程度余分にとつておけば、
十分長い遅延時間が採れ、出力とチヤンネル数を
１本増やせば、データを採れる時間（メモリの総
アドレスをアクセスする時間）だけ遅延時間を延
ばすことができ、その設定も容易である。

以上説明してきたが、実施例では、シフトレジ
スタとデータセレクタとにより、メモリの総アド
レスアクセス時間に比例した時間を遅延時間とし
てプラスし、延ばせるようにしているが、これ
は、単に、メモリの総アクセスアドレス数に対応
する時間の範囲内で設定するだけでもよく、この
場合には、ラツチ回路をリセツトするシフトレジ
スタとデータセレクタとによる回路は不要であつ
て、アドレスカウンタの２回目のキヤリー信号で
メモリに対する記憶処理を停止すればよい。そし
てそのような回路は、フリツプフロツプとか、他
の論理回路を組合せれば簡単に実現できる。

さらに、キヤリー信号をカウントして、アドレ
スカウンタの動作を停止したり、メモリの記憶処
理を停止するようにするために、シフトレジスタ
とデータセレクタとを使用しているが、このよう
な回路によらなくてもよいことはもちろんであ
る。例えば、一致検出回路によりアドレス信号の
一致を見て記憶処理を停止するようにすることも
できる。

また、実施例では、アドレスカウンタの初期値
の設定を一旦レジスタに記憶しているが、これは
コントローラからアドレスカウンタに直接しても
よいことはもちろんである。

なお、実施例では、超音波測定装置のＡ／Ｄ変
換回路を中心として説明しているが、この発明
は、高速な測定データをＡ／Ｄ変換して一時的に
記憶する測定信号バツフア回路一般に適用できる
ことはもちろんである。

［発明の効果］ 以上の説明から理解できるように、この発明に
あつては、メモリのアクセス番地数に対応する時
間を遅延時間に割り振り、メモリを空アクセスさ
せて、測定データ採取開始までの時間を計測する
ことで、遅延のためのカウンタを特別に設けなく
ても、遅延させてデータを採取することができ
る。しかも、メモリの最終番地を基準とすること
により、採取データは常にメモリの先頭番地から
記憶され、その読出しも従来通りのものとなる。

【図面の簡単な説明】

第１図は、この発明の測定信号バツフア回路を
超音波測定装置のＡ／Ｄ変換回路に適用した場合
の一実施例のブロツク図、第２図は、その制御の
概要の説明図、第３図は、従来のＡ／Ｄ変換回路
のブロツク図である。 １……Ａ／Ｄ変換コンバータ、２……メモリ、
３……マルチプレクサ、４，１４…アドレスカウ
ンタ、８……コントローラ、９……クロツク発生
器、１０……Ａ／Ｄ変換回路、１５……初期値レ
ジスタ、１６……シフトレジスタ、１７……デー
タセレクタ、１８……ラツチ回路。

Claims (1)

1. 【特許請求の範囲】 １ Ａ／Ｄコンバータとメモリとを有し、測定器
   又は探触子からの測定信号を前記メモリの記憶容
   量分だけ連続してＡ／Ｄ変換してデジタル記憶す
   る測定信号バツフア回路において、前記メモリへ
   の書込みアドレス示すアドレスカウンタを備え、
   測定開始時点から前記測定信号の採取開始時点ま
   での期間に相当する時間を前記メモリをアクセス
   した場合の番地数に換算し、この換算した番地数
   だけ前記メモリの最終番地を基準として逆昇つた
   番地を初期値として前記アドレスカウンタに設定
   し、前記測定開始時点からＡ／Ｄ変換をして前記
   最終番地を経て先頭番地へと前記メモリに連続し
   て記憶して行き、前記メモリの先頭番地から得ら
   れるデータを採取データとして読み出すことを特
   徴とする測定信号バツフア回路。 ２ 測定開始時点から測定信号の採取開始時点ま
   での期間がメモリの総アドレスをアクセスする時
   間を越えるときには、越えた時間に対応する時間
   を番地数に換算して、この換算した番地数だけ前
   記メモリの最終番地を基準として逆昇つた番地を
   初期値として前記アドレスカウンタに設定し、か
   つ前記測定開始時点から前記測定信号の採取開始
   時点までの期間をメモリの総アドレスアクセス時
   間で割つた整数値＋１回分だけ前記メモリに測定
   データを繰り返して記憶することを特徴とする特
   許請求の範囲第１項記載の測定信号バツフア回
   路。 ３ 測定信号は、超音波探触子から得られる受信
   信号であることを特徴とする特許請求の範囲第１
   項又は第２項記載の測定信号バツフア回路。