JPH0561930A - Ｃａｄシステム - Google Patents
ＣａｄシステムInfo
- Publication number
- JPH0561930A JPH0561930A JP3220285A JP22028591A JPH0561930A JP H0561930 A JPH0561930 A JP H0561930A JP 3220285 A JP3220285 A JP 3220285A JP 22028591 A JP22028591 A JP 22028591A JP H0561930 A JPH0561930 A JP H0561930A
- Authority
- JP
- Japan
- Prior art keywords
- electric signal
- cad system
- test pattern
- simulation
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 24
- 238000004088 simulation Methods 0.000 claims abstract description 19
- 239000000523 sample Substances 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000010365 information processing Effects 0.000 claims description 17
- 238000011156 evaluation Methods 0.000 abstract description 5
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 回路設計の思い込みによるタイミイグミスや
必要なタイミイグの盛り込み忘れなどに起因する障害を
実機評価の前に発見できるようにする。 【構成】 シミュレータを備え、論理の設計およびテス
トを行うＣＡＤシステムにおいて、情報処理装置から入
力プローブを介して情報処理装置に直接入力できるよう
な電気信号を取り込み、取り込まれた電気信号をテスト
パターンに変換してシミュレーションを行い、その結果
を電気信号に変換し、変換された電気信号を情報処理装
置に出力プローブを介して供給する。
必要なタイミイグの盛り込み忘れなどに起因する障害を
実機評価の前に発見できるようにする。 【構成】 シミュレータを備え、論理の設計およびテス
トを行うＣＡＤシステムにおいて、情報処理装置から入
力プローブを介して情報処理装置に直接入力できるよう
な電気信号を取り込み、取り込まれた電気信号をテスト
パターンに変換してシミュレーションを行い、その結果
を電気信号に変換し、変換された電気信号を情報処理装
置に出力プローブを介して供給する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＡＤシステムに利用
する。本発明は実機評価の前に設計に起因する障害を発
見することができる論理設計用のＣＡＤシステムに関す
る。
する。本発明は実機評価の前に設計に起因する障害を発
見することができる論理設計用のＣＡＤシステムに関す
る。
【０００２】
【従来の技術】従来、この種のＣＡＤシステムはテスト
パターンを回路設計者が設計し、パターン入力ツールに
より入力してシミュレーションを行っていた。また、シ
ミュレーションの出力結果の確認もＣＲＴ画面上および
紙面上で確認していた。
パターンを回路設計者が設計し、パターン入力ツールに
より入力してシミュレーションを行っていた。また、シ
ミュレーションの出力結果の確認もＣＲＴ画面上および
紙面上で確認していた。
【０００３】
【発明が解決しようとする課題】従来のＣＡＤシステム
では、回路設計者があらゆるタイミイグを想定しテスト
パターンを設計するため、思い込みによるタイミイグミ
スやあるタイミイグの盛り込み忘れなどがあった場合
に、それが実機評価の際初めてバグとして発覚する問題
があった。
では、回路設計者があらゆるタイミイグを想定しテスト
パターンを設計するため、思い込みによるタイミイグミ
スやあるタイミイグの盛り込み忘れなどがあった場合
に、それが実機評価の際初めてバグとして発覚する問題
があった。
【０００４】本発明はこのような問題を解決するもの
で、思い込みによるタイミイグミスやタイミイグの盛り
込み忘れによる障害発生を実機評価の前に発見すること
ができるＣＡＤシステムを提供することを目的とする。
で、思い込みによるタイミイグミスやタイミイグの盛り
込み忘れによる障害発生を実機評価の前に発見すること
ができるＣＡＤシステムを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、シミュレータ
を備え、論理回路の設計およびテストを行うＣＡＤシス
テムにおいて、情報処理装置に接続され、内部電気信号
を取り込む入力プローブと、この入力プローブにより取
り込まれた内部電気信号の変化を前記シミュレータ用の
テストパターンに変換する信号変換処理部と、前記テス
トパターンの内容を変更するテストパターン変更処理部
とを備えたことを特徴とする。
を備え、論理回路の設計およびテストを行うＣＡＤシス
テムにおいて、情報処理装置に接続され、内部電気信号
を取り込む入力プローブと、この入力プローブにより取
り込まれた内部電気信号の変化を前記シミュレータ用の
テストパターンに変換する信号変換処理部と、前記テス
トパターンの内容を変更するテストパターン変更処理部
とを備えたことを特徴とする。
【０００６】シミュレーションの出力結果パターンを前
記情報処理装置に入力できる電気信号に変換するパター
ン変換処理部と、変換された電気信号を前記情報処理装
置に送出する出力プローブと、電気信号変換処理、シミ
ュレーション、およびパターン変換処理をリアルタイム
に行うリアルタイム処理制御部とを備えることができ
る。
記情報処理装置に入力できる電気信号に変換するパター
ン変換処理部と、変換された電気信号を前記情報処理装
置に送出する出力プローブと、電気信号変換処理、シミ
ュレーション、およびパターン変換処理をリアルタイム
に行うリアルタイム処理制御部とを備えることができ
る。
【０００７】
【作用】既存の情報処理装置の内部電気信号を入力プロ
ーブを介して取り込み、取り込まれた内部電気信号の変
化をシミュレータ用テストパターンに変換してシミュレ
ータによりシミュレーションを行い、そのシミュレーシ
ョン結果を出力プローブを介して既存の情報処理装置へ
供給する。これらの処理は全てリアルタイムに行われ
る。
ーブを介して取り込み、取り込まれた内部電気信号の変
化をシミュレータ用テストパターンに変換してシミュレ
ータによりシミュレーションを行い、そのシミュレーシ
ョン結果を出力プローブを介して既存の情報処理装置へ
供給する。これらの処理は全てリアルタイムに行われ
る。
【０００８】これにより、設計した回路の検証をＣＡＤ
システム上のみでなく実機にて行い評価することがで
き、また、シミュレーション時の思い込みによるタイミ
イグミスやタイミイグ検証忘れをなくすことができ、障
害があることを実機評価の前の段階で発見することがで
きる。
システム上のみでなく実機にて行い評価することがで
き、また、シミュレーション時の思い込みによるタイミ
イグミスやタイミイグ検証忘れをなくすことができ、障
害があることを実機評価の前の段階で発見することがで
きる。
【０００９】
【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示すブロック図であ
る。
る。図１は本発明実施例の構成を示すブロック図であ
る。
【００１０】本発明実施例は、シミュレータ５と、情報
処理装置１に接続され、内部電気信号を取り込む入力プ
ローブ２と、この入力プローブ２により取り込まれた内
部電気信号の変化をシミュレータ５用のテストパターン
４に変換する信号変換処理部３と、テストパターン４の
内容を変更しテストパターンＭ１１を生成するテストパ
ターン変更処理部１０とを備え、さらに、シミュレーシ
ョン結果６のパターンを情報処理装置１に入力できる電
気信号に変換するパターン変換処理部７と、変換された
電気信号を情報処理装置１に送出する出力プローブ８
と、電気信号変換処理、シミュレーション、およびパタ
ーン変換処理をリアルタイムに行うリアルタイム処理制
御部９とを備える。
処理装置１に接続され、内部電気信号を取り込む入力プ
ローブ２と、この入力プローブ２により取り込まれた内
部電気信号の変化をシミュレータ５用のテストパターン
４に変換する信号変換処理部３と、テストパターン４の
内容を変更しテストパターンＭ１１を生成するテストパ
ターン変更処理部１０とを備え、さらに、シミュレーシ
ョン結果６のパターンを情報処理装置１に入力できる電
気信号に変換するパターン変換処理部７と、変換された
電気信号を情報処理装置１に送出する出力プローブ８
と、電気信号変換処理、シミュレーション、およびパタ
ーン変換処理をリアルタイムに行うリアルタイム処理制
御部９とを備える。
【００１１】次に、このように構成された本発明実施例
の動作について説明する。図２は本発明実施例の動作の
流れを説明する図である。
の動作について説明する。図２は本発明実施例の動作の
流れを説明する図である。
【００１２】既存の情報処理装置１の内部電気信号を入
力プローブ２を介して信号変換処理部３に入力する。信
号変換処理部３は入力された内部電気信号の変化をシミ
ュレータ５用のテストパターン４に変換する。シミュレ
ータ５はそのテストパターン４を入力としてシミュレー
ションを行い、シミュレーション結果６を出力する。パ
ターン変換処理部７はシミュレーション結果６を既存の
情報処理装置１に出力するために、電気信号に変換し、
出力プローブ８を介して既存の情報処理装置１に出力す
る。信号変換処理部３、シミュレータ５、およびパター
ン変換処理部７の処理を実物の回路同等の速度で行うた
めの制御をリアルタイム処理制御部９が行う。
力プローブ２を介して信号変換処理部３に入力する。信
号変換処理部３は入力された内部電気信号の変化をシミ
ュレータ５用のテストパターン４に変換する。シミュレ
ータ５はそのテストパターン４を入力としてシミュレー
ションを行い、シミュレーション結果６を出力する。パ
ターン変換処理部７はシミュレーション結果６を既存の
情報処理装置１に出力するために、電気信号に変換し、
出力プローブ８を介して既存の情報処理装置１に出力す
る。信号変換処理部３、シミュレータ５、およびパター
ン変換処理部７の処理を実物の回路同等の速度で行うた
めの制御をリアルタイム処理制御部９が行う。
【００１３】また、信号変換処理部３により変換された
テストパターン４の内容を変更する場合には、テストパ
ターン変更処理部１０により変更が行われ、テストパタ
ーンＭ１１を作成してシミュレータ５に変更後のテスト
パターンを供給する。
テストパターン４の内容を変更する場合には、テストパ
ターン変更処理部１０により変更が行われ、テストパタ
ーンＭ１１を作成してシミュレータ５に変更後のテスト
パターンを供給する。
【００１４】
【発明の効果】以上説明したように本発明によれば、Ｃ
ＡＤシステム上の論理回路に実物の回路同様に既存の情
報処理装置から内部電気信号を受け、シミュレーション
結果を電気信号に変換して既存の情報処理装置へ供給す
る処理をリアルタイムに行うことにより、設計した回路
検証をＣＡＤシステム上のみでなく実機にて行い評価す
ることができ、また、シミュレーション時の思い込みに
よるタイミイグやタイミイグ検証忘れをなくすことがで
き、障害があることを実機評価の前の段階で発見するこ
とができる効果がある。
ＡＤシステム上の論理回路に実物の回路同様に既存の情
報処理装置から内部電気信号を受け、シミュレーション
結果を電気信号に変換して既存の情報処理装置へ供給す
る処理をリアルタイムに行うことにより、設計した回路
検証をＣＡＤシステム上のみでなく実機にて行い評価す
ることができ、また、シミュレーション時の思い込みに
よるタイミイグやタイミイグ検証忘れをなくすことがで
き、障害があることを実機評価の前の段階で発見するこ
とができる効果がある。
【図１】本発明実施例の構成を示すブロック図。
【図２】本発明実施例の動作の流れを説明する図。
１ 情報処理装置 ２ 入力プローブ ３ 信号変換処理部 ４ テストパターン ５ シミュレータ ６ シミュレーション結果 ７ パターン変換処理部 ８ 出力プローブ ９ リアルタイム処理制御部 １０ テストパターン変更処理部 １１ テストパターンＭ
Claims (3)
- 【請求項１】 シミュレータを備え、論理回路の設計お
よびテストを行うＣＡＤシステムにおいて、 情報処理装置に接続され、内部電気信号を取り込む入力
プローブと、 この入力プローブにより取り込まれた内部電気信号の変
化を前記シミュレータ用のテストパターンに変換する信
号変換処理部と、 前記テストパターンの内容を変更するテストパターン変
更処理部とを備えたことを特徴とするＣＡＤシステム。 - 【請求項２】 シミュレーションの出力結果パターンを
前記情報処理装置に入力できる電気信号に変換するパタ
ーン変換処理部と、 変換された電気信号を前記情報処理装置に送出する出力
プローブとを備えた請求項１記載のＣＡＤシステム。 - 【請求項３】 電気信号変換処理、シミュレーション、
およびパターン変換処理をリアルタイムに行うリアルタ
イム処理制御部を備えた請求項１記載のＣＡＤシステ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220285A JPH0561930A (ja) | 1991-08-30 | 1991-08-30 | Ｃａｄシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220285A JPH0561930A (ja) | 1991-08-30 | 1991-08-30 | Ｃａｄシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561930A true JPH0561930A (ja) | 1993-03-12 |
Family
ID=16748780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3220285A Pending JPH0561930A (ja) | 1991-08-30 | 1991-08-30 | Ｃａｄシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561930A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153054A (en) * | 1979-05-15 | 1980-11-28 | Hitachi Ltd | Logic circuit simulation system |
| JPS6299837A (ja) * | 1985-10-25 | 1987-05-09 | Nec Corp | 入出力処理装置の検査方式 |
-
1991
- 1991-08-30 JP JP3220285A patent/JPH0561930A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153054A (en) * | 1979-05-15 | 1980-11-28 | Hitachi Ltd | Logic circuit simulation system |
| JPS6299837A (ja) * | 1985-10-25 | 1987-05-09 | Nec Corp | 入出力処理装置の検査方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01267742A (ja) | 故障診断方式 | |
| US6249891B1 (en) | High speed test pattern evaluation apparatus | |
| JP2755237B2 (ja) | シミュレーション装置およびその方法 | |
| TWI266070B (en) | Chip-level design under test verification environment and method thereof | |
| CN115543849A (zh) | 数控系统测试方法、装置、计算机设备及存储介质 | |
| JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
| JPH05224995A (ja) | 情報処理装置の試験方式 | |
| JP3028589B2 (ja) | 論理回路検証装置のエラー検出制御方法 | |
| JPH09264938A (ja) | 集積回路の試験装置及び試験方法並びに集積回路の設計装置及び設計方法 | |
| CN115881291B (zh) | 一种医疗设备的运维培训系统及培训方法 | |
| JP2523692B2 (ja) | 電子計算機調整不良解析支援システム | |
| JP2599795B2 (ja) | マイクロプロセッサ搭載回路の試験方法 | |
| JPH0137771B2 (ja) | ||
| JP2679153B2 (ja) | 障害処理機能試験方法 | |
| JPS60118959A (ja) | 入出力装置における障害解析方式 | |
| JPH04236636A (ja) | 対話型システムの検査方法 | |
| JPS6310244A (ja) | 故障辞書作成方法 | |
| JPS6161427B2 (ja) | ||
| JPS62126444A (ja) | 故障診断システム | |
| JPH04310185A (ja) | 論理回路のテストパタン生成方式 | |
| JP2011002903A (ja) | 非同期回路検証装置及びプログラム | |
| JPS6231448A (ja) | Ｍｐｕを内蔵する半導体装置の評価装置及び評価方法 | |
| JPH06324117A (ja) | 故障検出率算出方法及び装置 | |
| JPH09329648A (ja) | テスト仕様検証装置 | |
| JPS6299837A (ja) | 入出力処理装置の検査方式 |