JPH0467272A - イメージデータのオア間引き回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の概要】

イメージデータを縮小して印刷あるいは表示する場合等
に用いられるイメージデータのオア間引き回路に関し、 できるだけ小さい容量のデータバッファを用いるだけで
、かつ簡単な構成でイメージデータのラインの配列方向
（ｙ方向）のオア間引き処理が行えるようにすることを
目的とし、 複数ラインからなる２次元イメージデータの１ライン分
のイメージデータを格納する作業用ラインメモリ部と、
ラインの配列方向の間引き率に基づいて、現在処理すべ
きデータのラインが、ラインの配列方向に間引くべきラ
インであるか否かを判定する判定手段と、前記判定手段
により前記現在処理すべきデータのラインが間引くライ
ンであると判定されたときは、前記作業用ラインメモリ
の格納データとのオア論理演算を行って前記作業用ライ
ンメモリに書き込む手段と、前記判定手段により前記現
在処理すべきデータのラインが間引くラインてないと判
定されたときは、前記作業ラインメモリから読み出した
データとのオア論理演算を行って、前記ラインの配列方
向の間引き処理を行うようにする手段とにより構成する
。

【産業上の利用分野】

この発明は、イメージデータを縮小して印刷あるいは表
示する場合等に用いられるイメージデータのオア間引き
回路に関する。 ２次元イメージデータを縮小して印刷又はデイスプレィ
に表示する場合、単純に間引き率に応じてデータを間引
いてしまうと、例えば漢字や漢数字、罫線等の横線や縦
線が消えてしまうことがある。そこで、これを防ぐため
に間引くべきデータは、その前又は後のデータとのオア
論理演算を行うようにするオア間引きが行われる。

【従来の技術】

第５図は、従来のオア間引き回路のブロック図である。 同図において、１はＣＰＵで、イメージの縮小処理の制
御を行う。２は大容量メモリ（ＭＥＭ）で、ＣＰＵＩの
処理プログラムを格納している。３はシステムバス、４
はイメージデータバスである。 ５はビットマツプメモリで、元の２次元イメージデータ
を格納すべきソースメモリ領域５Ａと、間引き処理によ
り縮小された結果のイメージブタを格納すべき縮小結果
メモリ領域５Ｂとを含む。 ６はプリンタコントローラで、元のイメージデータや縮
小したイメージデータをプリンタ７に出力する。 ８はオア間引き処理部で、イメージデータの縮小処理を
実行する。この例のオア間引き処理部８は、２次元イメ
ージのプリンタ７での主走査方向であるライン方向（以
下Ｘ方向という）のオア間引きを行うもので、オア間引
き処理のシーケンサとしての描画制御部１１と、縮小率
（間引き率）の設定部１２と、ビットマツプメモリ５の
ソースメモリ領域５Ａ及び縮小結果メモリ領域５Ｂのア
ドレスをそれぞれ指定するためのアドレス部１３と、（
１ワ一ド分十α）のイメージデータを格納できる要領の
データバッファ１４．１５と、Ｘ方向のオア間引き回路
１６とを備えている。 そして、描画制御部１１のシーケンス制御に従い、アド
レス部１３が参照されてビットマツプメモリ５からソー
スメモリ領域のソースイメージデータが１ワードずつラ
イン方向に順次読み出される。読み出されたデータは、
データバッファ１４を介してＸ方向のオア間引き回路１
６に転送され、縮小率の設定部１２に設定されたＸ方向
の縮小率に応じたオア間引き処理がなされる。そして、
オア間引き処理により縮小されたデータは、データバッ
ファ１５を介してビットマツプメモリ５の縮小結果メモ
リ領域５Ｂに格納される。 以上のようにして、Ｘ方向のオア間引き処理がなされる
。しかし、従来は、プリンタ７での副走査方向であるラ
インの配列方向（以下Ｘ方向という）には、オア間引き
処理は行われないのが普通であった。

【発明が解決しようとする課題】

従来、Ｘ方向のオア間引き処理が行われないのは、主と
して次のような理由による。 すなわち、Ｘ方向のオア間引き処理を行うためには、現
ラインより前の又は後の数ラインのデータを読み出して
オア論理をとる必要がある。例えば、１／３間引きてあ
れば、３ライン分が必要であり、このため、３ライン分
のデータバッファが必要である。しかも、そのデータバ
ッファの必要容量としてのライン数は、Ｘ方向の間引き
率により変わり、１／Ｎ間引きであれば、Ｎ９４２分の
容量が必要である。また、間引き率によってオア論理演
算を行うライン数も変えなければならず、構成が複雑と
なる。 この発明は、以上の点にかんがみ、できるだけ小さい容
量のデータバッファを用いるだけで、がつ簡単な構成で
、ｙ方向のオア間引き処理が行えるようにしたオア間引
き回路を提供しようとするものである。

【課題を解決するだめの手段】

第１図は、この発明によるイメージデータのオア間引き
回路の原理ブロック図である。 第１図で、２１は１ライン分のイメージデータを格納す
る作業用ラインメモリ部である。２２はイメージデータ
のラインの配列方向（ｙ方向）の間引き率に基づいて、
現在処理しようとするイメージデータのラインが、ｙ方
向に間引くべきラインであるか否かを判定する判定手段
で、間引き率の設定部２３からの間引き率がこの判定手
段２２に与えられる。 ２４は、判定手段２２により現在処理しようとするイメ
ージデータのラインが間引くラインであると判定された
とき駆動され、前記作業用ラインメモリ部２１の格納デ
ータとのオア論理演算を行って前記作業用ラインメモリ
部２１に書き込むようにする間引きラインデータ処理手
段である。 ２５は、判定手段２２により現在処理しようとするイメ
ージデータのラインが間引くラインでないと判定された
とき駆動され、前記作業ラインメモリ部２１から読み出
したデータとのオア論理演算を行って、前記ラインの配
列方向の間引き処理を行う有効ラインデータ処理手段で
ある。 ２６はタイミング制御手段で、このタイミング制御手段
２６により処理すべきイメージデータの転送タイミング
や判定処理タイミング等を制御する。

【作用】

判定手段２２では、現在処理しようとするイメージデー
タのラインが間引くべきラインか否かを、縮小率の設定
部２３に設定された間引き率から判定する。 そして、間引くべきラインの時には、手段２４が働き、
そのラインのイメージデータは、作業用ラインメモリ部
２１に格納されていたデータとのオア論理がとられて、
再び作業用ラインメモリ部２１にその演算結果か書き込
まれる。このとき、実際的には、作業用ラインメモリ部
２１は間引かないラインごとにクリアされるので、間引
かないラインの次の間引くラインはそのままの状態で作
業用ラインメモリ部２１に書き込まれ、その次のライン
のデータは、その前のラインのデータとのオア論理演算
が行われた後、作業用ラインメモリ部２１に書き込まれ
ることになる。 そして、間引かないラインのデータの時は、間引き処理
手段２５か働き、このラインのデータと作業用ラインメ
モリ部２１に格納されていたデータとのオア論理演算が
行われ、ｙ方向の間引き処理の結果のイメージデータが
、この間引き処理部２５から出力される。 以上のようにして、１ライン分の作業用ラインメモリ部
２１を設けることにより、種々の間引き率のｙ方向のオ
ア間引きを行うことができる。

【実施例】

第２図は、この発明によるイメージデータのオア間引き
回路の一実施例のブロック図である。 同図において、３１は、イメージの縮小処理の制御を行
うＣＰＵである。３２は、ＣＰＵ３１の処理プログラム
を格納している大容量メモリである。３３はシステムバ
ス、３４はイメージデータバスである。 ３５はプリンタコントローラで、元のイメージデータや
縮小したイメージデータをプリンタ３６に出力する。 ３７はビットマツプメモリで、この例では、元の２次元
イメージデータを格納すべきソースメモリ領域３７Ａと
、間引き処理により縮小された結果のイメージデータを
格納すべき縮小結果メモリ領域３７Ｂと、作業用ライン
メモリ領域３７Ｃとを含む。ビットマツプメモリ３７は
、通常、すべてのメモリ領域が使用されているわけでは
なく、余裕がある。この例の作業用ラインメモリ領域３
７Ｃは、この余っているメモリ領域の一部を使用するも
のである。 また、この例のビットマツプメモリ３７は、１メモリサ
イクルの間でリード（読み出し）及びライト（書き込み
）ができる、いわゆるリード・モディファイ・ライトの
機能を有し、しかも、そのリードとライトとの間でオア
論理演算を行える、いわゆるオア書き機能を有している
ビットマツプメモリである。 ４０はオア間引き処理部で、イメージデータの縮小処理
を実行する。この例のオア間引き処理部４０は、Ｘ方向
及びＸ方向のオア間引きを行うもので、オア間引き処理
のシーケンサとしての描画制御部４１と、Ｘ方向及びＸ
方向の縮小率（間引き率）の設定部４２と、ビットマツ
プメモリ３７のソースメモリ領域３７Ａ１縮小結果メモ
リ領域３７Ｂ及び作業用ラインメモリ領域３７Ｃのアド
レスをそれぞれ指定するためのアドレス部４３と、（１
ワ一ド分十α）のイメージデータを格納できる容量のデ
ータバッファ４４．４５　４６と、オア回路４７と、Ｘ
方向のオア間引き回路４８とを備えている。 以下に、第２図の間引き回路の動作を、第３図のシーケ
ンスの流れ図を参照しながら説明する。 まず、ビットマツプメモリ３７のソースメモリ領域３７
Ａから元のイメージデータが、描画制御部４１のシーケ
ンス制御に従い、１ワードずつライン方向に順次読み出
され、データバッファ４４に供給される。この際、描画
制御部４１ては、縮小率の設定部４２のＸ方向の間引き
率から、そのワードデータが含まれるラインが間引くべ
きラインであるか否かが判定される。そして、そのライ
ンが間引くべきラインであるときは、そのデータはビッ
トマツプメモリ３７の作業用ラインメモリ領域３７Ｃに
オア書きされる。 例えば１／３に間引く場合には、元のイメージデータを
３ラインごとに分けると、その各１組の３ラインの１番
目及び２番目のラインは間引くべきライン、３番目は間
引かないラインとなる。このため、１番目及び２番目の
ラインのデータは作業用ラインメモリ領域３７Ｃにオア
書きされる。 そして、３番目の間引かないラインになると、ビットマ
ツプメモリ３７の作業用ラインメモリ領域３７Ｃのデー
タが読み出されて、データバッファ４５に順次転送され
、オア回路４７において、データバッファ４４からのソ
ースデータとオア論理演算がなされる。このとき、オア
演算されるデータバッファ４４及び４５のワードデータ
は、イメージ上でＸ方向に隣接する位置のデータである
。 間引かないラインのデータについてのオア演算処理が終
了した時、作業用ラインメモリ領域３７Ｃはクリアされ
る。以下、これが繰り返される。 なお、間引かないラインが１番目であれば、作業用ライ
ンメモリ領域３７Ｃには、オア論理演算すべきデータが
ないので、そのラインのデータはオア回路４７でオア演
算されずにＸ方向のオア間引き回路４８にそのまま供給
される。 こうして、Ｘ方向のオア間引き処理がなされたデータは
、オア間引き回路４８に送られ、縮小率の設定部４２に
設定されたＸ方向の間引き率に応じたＸ方向のオア間引
き処理がなされる。そして、Ｘ方向およびＸ方向のオア
間引き処理により縮小されたデータは、データバッファ
４６を介してビットマツプメモリ３７の縮小結果メモリ
領域３７Ｂに格納される。 以上のようにして、この例においては、ビットマツプメ
モリ３７に、通常、余っている１ライン分の領域を作業
用ラインメモリ領域３７Ｃとして用いることにより、種
々の間引き率のＸ方向のオア間引き処理を行うことがで
きる。また、図の例では、ビットマツプメモリ３７を、
ＤＲＡＭのリード・モディファイ・ライトの機能を利用
してオア書き可能なように構成したので、前述したよう
に、Ｘ方向のオア間引き処理のための構成は簡単になる
。 第４図は、間引き処理部４０の他の例で、この例は、こ
の例の場合には、ソースメモリ領域３７Ａからのデータ
は、マルチプレクサ５１の一方の入力として供給される
。そして、そのデータは一旦マルチプレクサ５１を介し
てデータバッファ５２に格納される。そして、そのデー
タのラインが間引くべきラインであるときは、そのデー
タが作集用ラインメモリ領域３７Ｃに供給されてオア書
きされる。一方、そのデータのラインか間引かないライ
ンであるときは、データバッファ５２の格納データと作
業用ラインメモリ領域３７Ｃの格納データとのオア論理
演算が、マルチプレクサ５１の他方の出力側に設けられ
たオア回路５３において行われると共に、マルチプレク
サ５１か他方の出力側に切り替えられ、そのオア演算結
果がデータバッファ５２を介して、オア間引き回路４８
に供給される。他は、第２図の例と同様である。 以上の例では、作業用ラインメモリは、ビットマツプメ
モリ３７の一部のメモリ領域を用いたが、１ラインメモ
リを別個に設けてももちろんよい。 その場合には、１ラインメモリの入力側に、間引くべき
ラインが続くときに、その前に１ラインメモリに格納さ
れていたデータとのオア演算を行うためのオア回路を設
ける。 また、以上の例は、Ｘ方向のオア間引き処理を行った後
、Ｘ方向のオア間引き処理を行うようにしたか、逆に、
Ｘ方向のオア間引き処理を行った後、Ｘ方向のオア間引
き処理を行うようにしてもよい。

【発明の効果】

以上説明したように、この発明によれば、いかなる間引
き率であっても、ハードウェア的には１ライン分の作業
用ラインメモリ部を設けるだけで、Ｘ方向のオア間引き
処理を行うことができる。したがって、簡単な構成でＸ
方向及びＸ方向の両方向のオア間引き処理を行うことが
可能になる。

【図面の簡単な説明】

第１図はこの発明の原理ブロック図、第２図はこの発明
の一実施例のブロック図、第３図はそのオア間引き処理
のシーケンスを示す流れ図、第４図はこの発明の他の例
の要部のブロック図、第５図は従来のオア間引き回路の
ブロック図である。 ３７；ビットマツプメモリ ３７Ａ；ソースメモリ領域 ３７Ｂ；縮小結果メモリ領域 ３７Ｃ；作業用ラインメモリ領域 ；描画制御部 ；縮小率の設定部 ；アドレス部 ４５　４６；データバッファ ；オア回路 ；Ｘ方向のオア間引き回路

Claims (1)

1. 【特許請求の範囲】 複数ラインからなる２次元イメージデータの１ライン分
   のイメージデータを格納する作業用ラインメモリ部（２
   １）と、 ラインの配列方向の間引き率に基づいて、現在処理すべ
   きデータのラインが、ラインの配列方向に間引くべきラ
   インであるか否かを判定する判定手段（２２）と、 前記判定手段（２２）により前記現在処理すべきデータ
   のラインが間引くラインであると判定されたときは、前
   記作業用ラインメモリ部（２１）の格納データとのオア
   論理演算を行って前記作業用ラインメモリ部（２１）に
   書き込む手段（２４）と、 前記判定手段（２２）により前記現在処理すべきデータ
   のラインが間引くラインでないと判定されたときは、前
   記作業用ラインメモリ部（２１）から読み出したデータ
   とのオア論理演算を行って、前記ラインの配列方向の間
   引き処理を行うようにする手段（２５）とを備えるイメ
   ージデータのオア間引き回路。