JPH056910U - 集積回路パツケージ - Google Patents
集積回路パツケージInfo
- Publication number
- JPH056910U JPH056910U JP5016291U JP5016291U JPH056910U JP H056910 U JPH056910 U JP H056910U JP 5016291 U JP5016291 U JP 5016291U JP 5016291 U JP5016291 U JP 5016291U JP H056910 U JPH056910 U JP H056910U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- transmission lines
- circuit package
- parallel
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 239000000919 ceramic Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【構成】積層セラミック基板1を介して互いに平行に形
成された2層の接地平面2と、接地平面間2に平行して
配設された複数の伝送線路3と、伝送線路3の相互間に
形成されたスリット4と、スリット4の表面に接地平面
2に接続して形成されたメタライズ面5とを備えてい
る。 【効果】伝送線路間のメタライズ面のシールド効果によ
り、伝送線路間の結合容量を減少させ、クロストーク特
性を改善できる。
成された2層の接地平面2と、接地平面間2に平行して
配設された複数の伝送線路3と、伝送線路3の相互間に
形成されたスリット4と、スリット4の表面に接地平面
2に接続して形成されたメタライズ面5とを備えてい
る。 【効果】伝送線路間のメタライズ面のシールド効果によ
り、伝送線路間の結合容量を減少させ、クロストーク特
性を改善できる。
Description
【0001】
本考案は集積回路パッケージに関し、特に高周波帯域での用途に供する集積回 路パッケージに関する。
【0002】
従来の集積回路パッケージは、図2および図4に示すように、積層セラミック 基板1の両面の平行する2つの接地平面2間に伝送線路3を設けたストリップラ イン構造を有している。このように並行して配設した伝送線路3により、内部回 路を外部のリード端子に接続している。
【0003】
この従来の集積回路パッケージでは、並行する伝送線路3間の結合を介して信 号のクロストークを生じ、特に高周波化するに伴ないクロストーク特性が劣化す るという問題点がある。
【0004】
本考案の集積回路パッケージは、積層セラミック基板を介して互いに平行に形 成された2層の接地平面と、この接地平面間に平行して配設された複数の伝送線 路と、この伝送線路の相互間に形成されたスリットと、このスリットの表面に前 記接地平面に接続して形成されたメタライズ面とを備えている。
【0005】
次に本考案について図面を参照して説明する。
【0006】 図1は本考案の実施例の側断面図である。積層セラミック基板1に上下2層の 接地平面2を平行に形成し、両者の間に伝送線路3を形成する。伝送線路3の相 互間にスリット4を形成し、スリット4内の積層セラミック1の断面にはメタラ イズ面5を形成してある。メタライズ面5は、上下の各接地平面2と接続してあ り、使用事に接地接続する。伝送線路3は、図3に示すように、内部回路外部の リード端子に接続する。
【0007】 本実施例では、伝送線路3の相互間をメタライズ面で電磁シールドして、結合 容量を介し生じるクロストークを抑圧できる。
【0008】
本考案によれば、伝送線路間のメタライズ面のシールド効果により、伝送線路 間の結合容量を減少させ、クロストーク特性を改善できる。
【図1】本考案の実施例の断面図。
【図2】従来の集積回路パッケージの断面図。
【図3】本考案の実施例の斜視図。
【図4】従来の集積回路パッケージの斜視図。
1 積層セラミック基板 2 接地平面 3 伝送線路 4 スリット 5 メタライズ面
Claims (1)
- 【実用新案登録請求の範囲】 【請求項1】 積層セラミック基板を介して互いに平行
に形成された2層の接地平面と、この接地平面間に平行
して配設された複数の伝送線路と、この伝送線路の相互
間に形成されたスリットと、このスリットの表面に前記
接地平面に接続して形成されたメタライズ面とを備えて
いることを特徴とする集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5016291U JPH056910U (ja) | 1991-07-01 | 1991-07-01 | 集積回路パツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5016291U JPH056910U (ja) | 1991-07-01 | 1991-07-01 | 集積回路パツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056910U true JPH056910U (ja) | 1993-01-29 |
Family
ID=12851505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5016291U Pending JPH056910U (ja) | 1991-07-01 | 1991-07-01 | 集積回路パツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056910U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062222A (ja) * | 1973-10-04 | 1975-05-28 | ||
| JPH01138737A (ja) * | 1987-11-25 | 1989-05-31 | Shinko Electric Ind Co Ltd | 高周波素子用パッケージ |
-
1991
- 1991-07-01 JP JP5016291U patent/JPH056910U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062222A (ja) * | 1973-10-04 | 1975-05-28 | ||
| JPH01138737A (ja) * | 1987-11-25 | 1989-05-31 | Shinko Electric Ind Co Ltd | 高周波素子用パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000241B1 (ko) | 반도체장치 | |
| US6674347B1 (en) | Multi-layer substrate suppressing an unwanted transmission mode | |
| KR900001273B1 (ko) | 반도체 집적회로 장치 | |
| JPH04180401A (ja) | 高周波伝送線路 | |
| US7348868B2 (en) | Passive component having stacked dielectric layers | |
| KR102279978B1 (ko) | 모듈 | |
| JPH056910U (ja) | 集積回路パツケージ | |
| EP1780769A2 (en) | High frequency module | |
| JP2863387B2 (ja) | 積層型誘電体フィルター | |
| JPH0936616A (ja) | マイクロ波回路装置 | |
| JP2023125379A (ja) | 積層型電子部品 | |
| JPH0720920Y2 (ja) | Icパツケ−ジ | |
| JPH05226500A (ja) | 実装回路基板 | |
| JPS6334324Y2 (ja) | ||
| JPH01222467A (ja) | 半導体装置用パッケージ | |
| JPH06140871A (ja) | 積層型多段縦続接続多重モ−ド圧電フィルタ | |
| JP2868576B2 (ja) | 多層配線基板 | |
| JPH04183001A (ja) | マイクロ波ic用パッケージ | |
| JP2758322B2 (ja) | 電子部品搭載用回路基板 | |
| JPH03211842A (ja) | Icチップの実装構造 | |
| JPS63188961A (ja) | 半導体集積回路用パツケ−ジ | |
| JPS6045044A (ja) | Icパツケ−ジ | |
| JPS6390892A (ja) | 高周波用多層基板回路 | |
| JPH0593080U (ja) | 高速信号用回路基板 | |
| JP2000208670A (ja) | パッケ―ジ基板およびそれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970902 |