JPH0570314B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誘電体の表面に選択的に形成された第
１導電性薄膜と、第１導電性薄膜の表面に形成さ
れ、第１導電性薄膜と電気的に接続される第１導
電性薄膜より厚い第２導電性薄膜により構成され
る薄膜装置の製造方法に関する。

〔従来の技術〕

近年、半導体分野を中心とした微細加工技術の
進展に伴い、薄膜装置における膜厚減少の傾向が
著しい。単一層の薄膜装置では、膜厚が減少して
も特に支障はないが、一般的には複数の薄膜が互
いに電気のやりとりをしながら装置の目的を達す
るため、各層が相対的に正しく配置されなければ
ならない。そのためには、下地の薄膜のパターン
に合わせて上の薄膜層のパターンを形成しなけれ
ばならない。ここで、非常に薄い薄膜のパターン
の認識が問題になる。一般に、パターンの認識は
パターンの端での段差を手掛かりにしているの
で、膜厚が一定値以下になるとパターンの認識に
重大な支障を来たす。非常に薄い導電性薄膜のパ
ターンに合わせて、比較的厚い導電性薄膜をパタ
ーン形成し、両者を電気的に接続する場合の製造
プロセスの一例を第２図に従つて説明し、この問
題点を明らかにする。すなわち第２−１図は従来
例を示す工程図、第２−２図は当該工程の拡大断
面模式図であり、符号６はホトレジスト、１０は
第１導電性薄膜、１１は第２導電性薄膜、１２は
下地誘電体を意味する。まず、下地誘電体１２上
に第１導電性薄膜１０を堆積する。次に、ホトレ
ジスト膜をマスクとして第１導電性薄膜１０を選
択的にエツチングする。更に、第２導電性薄膜１
１を堆積した後、ホトレジストを塗布し、下地で
ある第１導電性薄膜１０に位置合わせをして第２
導電性薄膜１１のパターン形成を行うために露光
機の下で、下地である第１導電性薄膜１０のパタ
ーンを、第２導電性薄膜１１の表面に転写された
段差で認識する訳である。この時、第１導電性薄
膜１０の膜厚（段差）が充分でないと、第２導電
性薄膜１１表面の段差も不充分となり、パターン
の認識ができない。

以上の問題に対して、以下に示すような様々な
対応策が提案されている。

(1) 膜厚が小さくても認識できる手段 薄膜が透光性である場合には、微少な膜厚の
変化を、適当な波長の単色光を使用することに
よつてコントラストを上げて認識することが可
能になる。なお、この方法については、例えば
特開昭55−15254号公報に述べられている。

たとえ、表面の段差が充分でなくても、パタ
ーンの端部で材質が違えば反射率の違いを利用
することによつてコントラストを上げて認識す
ることができる。なお、この方法については、
例えば特開昭61−241610号公報に述べられてい
る。

以上の対応策は、認識が困難な薄膜層を扱つて
はいるが、本発明で問題にしている認識が困難な
薄膜導体層（第１導電性薄膜）と、電気的に接続
される比較的厚い導体層（第２導電性薄膜）が存
在する構成では、第１導電性薄膜のパターンを認
識する時の薄膜の表面は第２導電性薄膜（全面
“べた”）であり、の方法では効果がない。ま
た、の方法では、第２導電性薄膜が透光性であ
るだけでなく、膜厚が光の干渉に適した範囲でな
ければならず、更に、第２導電性薄膜が第１導電
性薄膜の段差を忠実に吸収する薄膜の作成方法
（例えば塗布等）を採用しなければならないとい
う点で有効性がほとんどない。

(2) 膜厚の大きい層を下地にする手段 シート抵抗値の広範囲な要求で特に薄い膜を
必要とする薄膜抵抗装置の分野では、予め比較
的厚い電極金属のパターンを形成した後に薄膜
抵抗を形成する手段を採用することがある。こ
の方法については、例えば特開昭59−22301号
公報あるいは、特開昭59−23504号公報におい
てその構成要件として説明されている。

この方法を採用すれば、パターン認識の点では
充分に厚い第２導電性薄膜を第１導電性薄膜に先
立つて形成するため、パターン合わせの問題は一
挙に解決する。しかし、この構成では、一般的に
よく知られているように、非常に薄い第１導電性
薄膜が比較的厚い第２導電性薄膜の大きい段差に
乗り上げるため、配線切れを起こす危険性が大き
く、実用性に乏しい。

(3) パターン合わせ用のプロセスを追加する手段 第１導電性薄膜と第２導電性薄膜の上下関係
を変更することなく、更に、第１導電性薄膜の
膜厚に左右されないパターン合わせの最も一般
的な方法は、パターン合わせ用のプロセスを追
加することである。すなわち、第１導電性薄膜
形成に先立つてパターン合わせ用として下地に
合わせマークの段差を付けておくのである。

この方法では、明らかにプロセスが複雑になる
という問題だけでなく、合わせマークのために基
板の貴重な面積が浪費されるという点でもコスト
の上昇を招く。更に、余分なプロセスのために第
１導電性薄膜の下地膜の表面が汚染されやすくな
るという問題もある。

〔発明が解決しようとする問題点〕

上記従来技術では、パターン合わせのために余
分の工程が必要であり、工数が増えるだけでな
く、第１導電性薄膜の下地膜の表面が汚染しやす
いという問題をもつていた。更に、この問題を避
けるために第１導電性薄膜と第２導電性薄膜との
上下関係を入れ替えると、第１導電性薄膜の段差
部での膜切れが発生しやすいという欠点をもつて
いた。

本発明の目的は、上記した従来技術の欠点を解
消した薄膜装置及びその製造方法を提供すること
である。

〔問題点を解決するための手段〕

本発明を概説すれば、本発明は薄膜装置の製造
方法に関する発明であつて、誘電体基体の一主
面、あるいは基体の一主面に形成された誘電体下
地膜の表面に、厚さが0.05μmより小さい第１導
電性膜を形成する工程、第１導電性膜パターン表
面とパターン周囲部との段差が0.05μmより大き
くなるように、前記誘電体基体若しくは誘電体下
地膜及び第１導電性膜を第１導電性膜の所望のパ
ターンに沿つて選択的に除去し、その後第１導電
性膜より厚い第２導電性膜を第１導電性膜と電気
的に接続するように、かつ、第１導電性膜パター
ン表面及びパターン周囲部の誘電体基体若しくは
誘電体下地膜を覆うように堆積して、第２導電性
膜表面に第１導電性膜パターンを転写する工程、
及び前記第２導電性膜表面に転写された第１導電
性膜パターンに位置合わせをして、第２導電性膜
を所望のパターンに形成する工程の各工程を包含
することを特徴とする。

第１導電性薄膜の膜厚がパターンの認識に不充
分である時、第１導電性薄膜の膜厚より大きく、
しかも、パターンの認識に充分な段差を強制的に
形成することにより前記問題点を解決することが
できる。

本発明者らは、第１導電性薄膜に強制的につけ
る段差「ｈ」の適性値の定量的な把握を行つた。
その結果、パターンの認識できる最低の段差が
0.05μmであることが分かつた。更に、第１導電
性薄膜及び下地誘電体に強制的につける段差とパ
ターンの認識の度合いとの関係は、上層膜である
第２導電性薄膜の膜厚に影響されないことも分か
つた。その理由について第３図に従つて説明す
る。すなわち第３−１図及び第３−２図は本発明
の作用を示す拡大断面図であり、符号１０〜１２
は第２−２図と同義である。第２導電性薄膜１１
堆積の初期においては、第１導電性薄膜１０及び
下地誘電体１２からなる第２導電性薄膜１１の下
地に強制的につけた段差「ｈ」が忠実に第２導電
性薄膜１１の表面に転写される（第３−１図）。
その後、第２導電性薄膜１１の膜厚の増加に伴つ
て、段差の立ち上がり、立ち下がり部の形状は変
化するが、段差の絶対値は変化せず維持される
（第３−２図）。更に、パターンの認識には段差の
立ち上がり、立ち下がり部の形状は影響を与えな
い。以上のことから、第１導電性薄膜１０及び下
地誘電体１２に強制的につける段差「ｈ」を、第
２導電性薄膜１１の膜厚に関係なく0.05μm以上
とすることで、本発明の目的が達成されることが
判る。

そこで、本発明の１実施例の態様では該第１導
電性薄膜の厚さが0.05μmより小さく、しかも、
該第１導電性薄膜直下の該基体の一主面、あるい
は該基体の一主面に形成された該下地膜の表面
と、該第１導電性薄膜周囲の該基体の一主面、あ
るいは該基体の一主面に形成された該下地膜の表
面との高さの差と、該第１導電性薄膜の厚さとの
合計が、0.05μm以上であるようにすればよい。

そして、それは該第１導電性薄膜の厚さが
0.05μmより小さく、しかも、該基体の一主面、
あるいは該下地膜の該第１導電性薄膜の存在しな
い部分の表面層を選択的に除去する厚さと、該第
１導電性薄膜の厚さとの合計が、0.05μm以上で
あるようにすればよい。

また、本発明の１実施の態様では、該第１導電
性薄膜を除去し、更に該基体の一主面あるいは該
下地膜の該第１導電性薄膜の存在しない部分の表
面層の定められた深さを除去する手段として、加
速されたアルゴンのイオンによるエツチング作用
を利用することが好ましい。

〔実施例〕

以下、本発明を実施例により更に具体的に説明
するが、本発明はこれら実施例に限定されない。

本発明の実施例を、特に第１導電性薄膜が薄膜
抵抗体である場合について説明する。

実施例 １ 本発明の第１の実施例を第１図に従つて説明す
る。すなわち、第１−１図は本発明の１実施例を
示す拡大断面図、第１−２図はその拡大平面図で
ある。各図において、符号１は薄膜抵抗体、２は
誘電体基板、３は薄膜電極、４は表面保護膜、５
はスルーホールを意味する。本実施例では、薄膜
抵抗体１をケイ化クロムとした。ただし、ケイ素
67重量％、クロム35重量％の混合物の焼結体をタ
ーゲツトとして高周波スパツタリングで膜形成を
行つたため、薄膜抵抗体１の構造は化合物にはな
らず、ケイ素とクロムの混合した非晶質体になつ
ている。この非晶質体の非抵抗は1000μΩ・cmで
あつたのでシート抵抗値（抵抗膜の縦横比が１：
１の場合の抵抗値）を目標値である1kΩにするた
め、膜厚ｔを10nmにした。既に述べたように薄
膜抵抗体１の段差ｈが0.05μm（すなわち50nm）
未満ではパターンの認識ができない。そこで、誘
電体基板２（ここでは表面を鏡面化処理したアル
ミナセラミツクスを使用している）を40nm余分
にエツチングし、薄膜抵抗体１と、誘電体基板２
の段差の合計を50nmとした。薄膜電極３は、蒸
着によるアルミニウム膜で、厚さを2μmとした。
薄膜抵抗体１及び薄膜電極３を外気から保護する
ため表面保護膜４を全面に形成した。外部回路と
電気的に接続するために表面保護膜４にスルーホ
ール５を設けた。

この実施例１の製造手順について第４図に従つ
て説明する。すなわち第４−１図は本発明の１実
施例を示す工程図、第４−２図は当該工程の拡大
断面模式図であり、符号１〜５は第１−１図と同
義である。まず、誘電体基板２の表面に薄膜抵抗
体１を高周波スパツタリング法で被着した。次
に、ホストレジスト膜をマスクとして、イオン源
から平行ビームとして供給されるアルゴンの加速
粒子により薄膜抵抗体１を逆スパツタリングと、
除去した。このプロセスはイオンミリングと呼ば
れている。このプロセスでは、被ミリング物質に
よつてミリングされる速度に大小はあるが、イオ
ンの密度、入射角、エネルギー及び発散角が決ま
ればミリング速度は物質に固有のものとなる。す
なわち、イオンミリング法には、あらゆる物質
を、その物質で決まつた速度で再現性よくしかも
均一に堀り進むという特徴がある。この性質を利
用して、薄膜抵抗体１をミリング除去した後、更
にミリングを続けて誘電体基板２を40nmミリン
グした。その結果、薄膜抵抗体１表面と誘電体基
板２表面の段差ｈを0.05μmにすることができた。
次に、薄膜電極３を真空蒸着法により全面に被着
し、ホトエツチングでパターン形成を行つた。最
後に、表面保護膜４（ここではポリイミド樹脂を
使用した）を全面に被着し、必要部分にスルーホ
ール５をホトエツチングで設けた。

本実施例では、イオンミリングというエツチン
グ（ミリング）量を高精度にコントロールできる
手段を採用したため、段差ｈを再現性良く実現す
ることができた。また、構造の面からみても、構
成要素が必要最小限になつており、望ましい形に
なつている。

実施例 ２ 本発明の第２の実施例を第５図に従つて説明す
る。すなわち第５図は本発明の１実施例を示す拡
大断面図である。符号１〜５は第１−１図と同義
であり、７は第１絶縁膜、８は第２絶縁膜、９は
シリコン基板を意味する。本実施例では、実施例
１と異なり、基板として半導体であるシリコン基
板９を使用した。薄膜抵抗体１の材料は実施例１
と同じケイ化クロムとした。実施例１との構造上
の相違は、薄膜抵抗体１とシリコン基板９の間に
第１絶縁膜７及び第２絶縁膜８が挿入されている
ことである。ここでは、これらの絶縁膜について
その役割を説明する。まず、第１絶縁膜７は、膜
厚約200nm、材料は五酸化タンタル（Ta₂O₅）で
ある。第２絶縁膜８は、膜厚40nm、材料は二酸
化ケイ素（SiO₂）である。第１絶縁膜７は薄膜
抵抗体１のエツチング液（フツ硝酸）で溶解しな
い。第２絶縁膜８はフツ硝酸で溶解する。したが
つて、薄膜抵抗体１をホトレジスト膜をマスクと
してフツ硝酸でエツチングすると、第２絶縁膜８
が同時にエツチングされるため、薄膜抵抗体１と
第２絶縁膜８の膜厚の合計の0.05μmの段差が自
動的に生成される。ここで、第１絶縁膜７は、基
板表面の絶縁性を保つと共にシリコン基板９にエ
ツチング液が触れないようにするために挿入して
ある。シリコン基板９はフツ硝酸に侵されるので
第１絶縁膜７が必須となる。もちろん、シリコン
基板９でなく、フツ硝酸に侵されない電気絶縁性
の物質で基板が構成されていれば、第１絶縁膜７
は省略できる。

本発明のこの実施例２の製造手順について第６
図に従つて説明する。すなわち第６−１図は本発
明の１実施例を示す工程図、第６−２図は当該工
程の拡大断面模式図であり、符号は第５図と同義
である。まず、シリコン基板９の表面にタンタル
をスパツタリング法で被着した。つぎに、酸化雰
囲気中で熱処理をしてタンタル膜を五酸化タンタ
ルとし、第１絶縁膜７とした。その後、二酸化ケ
イ素をスパツタリング法で第１絶縁膜７の表面に
被着し、第２絶縁膜８とした。実施例１と同じ方
法で薄膜抵抗体１を被着し、ホトレジスト膜をマ
スクとしてフツ硝酸でエツチングし、所望の段差
を形成した。その後のプロセスは、実施例１と同
じであるので省略する。

本実施例では実施例１のように高価なイオンミ
リング装置を必要としない点で実施例１より有利
である。その反面、構造が複雑になり、当然、プ
ロセスも複雑になる。

以上述べた実施例では、第１導電性薄膜をケイ
化クロムの抵抗体であ構成したが、薄膜の導電性
材料であればこれに限る必要はない。更に、第１
導電性薄膜の被着方法もスパツタリングである必
要はない。数十nmというごく薄い膜を再現性よ
く被着できる手段であれば他のどのような方法を
採用してもよい。基板については、実施例１にお
いては電気絶縁物であればアルミナセラミツクス
に限らない。もちろん、有機物の絶縁物でもよ
い。更に、実施例２においては基板が半導体であ
ることは必須ではなく、例えば金属のような電気
の良導体でもよいし、もちろん、アルミナセラミ
ツクスやガラスのような電気絶縁性材料でもよ
い。また、実施例１と実施例２を混合した構造も
成り立つ。例えば、実施例１における誘電体基板
２が別の誘電体基板２上に形成された絶縁膜であ
つても、その場合の誘電体基板２が電気の絶縁物
でなくても、本発明の基本的な構成に含まれる。

参考例 １ 薄い導電性膜のパターンを、その上の導電性膜
上に再現できる他の例の参考例１として示す。以
下、この参考例１を第７図に従つて説明する。す
なわち第７図は本発明の１参考例を示す拡大断面
図であり、符号１〜４は第１−１図と同義であ
る。本参考例では実施例１と同じく誘電体基板２
として表面を鏡面化処理したアルミナセラミツク
スを使用した。薄膜抵抗体１の材料は実施例１及
び２と同じケイ化クロムとした。構造は、薄膜電
極３が表面保護膜４の上にあるという点で実施例
１及び２と異なる。表面保護膜４の材質として
は、薄膜抵抗体１と異なる液でエツチングされる
ものとしてポリイミド樹脂を選定した。実施例１
及び２と異なり、表面保護膜４は表面保護の作用
のみでなく、段差形成の作用も受け持つている。
膜厚は、約0.5μmである。

上記した参考例１の製造手順について第８図に
従つて説明する。すなわち第８−１図は本発明の
１参考例を示す工程図、第８−２図は当該工程の
拡大断面模式図であり、符号１〜４は第１−１図
と同義である。まず、誘電体基板２の表面に薄膜
抵抗体１をスパツタリング法で被着した。次に、
回転塗布機を利用して表面保護膜４を薄膜抵抗体
１の表面に塗布した。この時の膜厚は、0.5μmよ
りも少し厚くした。最高温度350℃で樹脂の硬化
を完了し、硬化時の収縮のために最終膜厚は約
0.5μmとなつた。その後、ホトレジスト膜をマス
クとしてヒドラジン水和物とエチレンジアミンの
混合液でまず表面保護膜４をエツチングし、続け
て、フツ酸と硝酸の混合液で薄膜抵抗体１をエツ
チングして薄膜抵抗体１のパターン形成及び段差
の形成を行つた。更に、パターンの異なるホトレ
ジスト膜をマスクとしてヒドラジン水和物とエチ
レンジアミンの混合液で表面保護膜４をエツチン
グし、薄膜抵抗体１と薄膜電極３との接触部を確
保した。最後に、薄膜電極３を真空蒸着法により
全面に被着し、ホツトエツチングでパターン形成
を行つた。その際、下地である薄膜抵抗体１と表
面保護膜４の合計の膜厚は、約0.5μmあるので充
分パターンの認識が可能であつた。

本参考例では表面保護層が段差確保の機能を果
す点、及び薄膜電極３の薄膜抵抗体１との接触部
の段差が小さいために薄膜電極３の断線が起こり
にくい点の２点で実施例１及び２より有利であ
る。表面保護膜４が薄膜抵抗体１の側面を保護し
ないことが構造上の欠点であるが、薄膜抵抗体１
の膜厚が、そのパターン寸法よりも充分に小さい
ため、実用上は支障がない。また、プロセス上で
は、実施例１よりも工程が複雑になる欠点があ
る。

〔発明の効果〕

本発明によれば、第２導電性薄膜の表面に第１
導電性薄膜のパターンの段差が転写され、第１導
電性薄膜のパターンを光学顕微鏡下において認識
可能となる。また、第１導電性薄膜に段差がない
ので、段差部での膜切れが発生することがない。
更に、第１導電性薄膜の表面が周囲の誘電体表面
より高いので、パターン合わせの時にマスクとの
隙間が生じにくく、電気性特性上最も重要な第１
導電性薄膜と第２導電性薄膜との接触部のパター
ン合わせを正確に行えるという顕著な効果を奏す
ることができる。

【図面の簡単な説明】

第１−１図は本発明の１実施例を示す拡大断面
図、第１−２図はその拡大平面図、第２−１図は
従来例を示す工程図、第２−２図は当該工程の拡
大断面模式図、第３−１図及び第３−２図は本発
明の作用を示す拡大断面図、第４−１図、第６−
１図は本発明の１実施例を示す工程図、第４−２
図、第６−２図は当該各工程の拡大断面模式図、
第５図は本発明の１実施例を示す拡大断面図、第
７図は本発明の１参考例を示す拡大断面図、第８
−１図は本発明の１参考例を示す工程図、第８−
２図は当該各工程の拡大断面模式図である。

Claims (1)

【特許請求の範囲】
1. １ 誘電体基体の一主面、あるいは基体の一主面
   に形成された誘電体下地膜の表面に、厚さが
   0.05μmより小さい第１導電性膜を形成する工程、
   第１導電性膜パターン表面とパターン周囲部との
   段差が0.05μmより大きくなるように、前記誘電
   体基体若しくは誘電体下地膜及び第１導電性膜を
   第１導電性膜の所望のパターンに沿つて選択的に
   除去し、その後第１導電性膜より厚い第２導電性
   膜を第１導電性膜と電気的に接続するように、か
   つ、第１導電性膜パターン表面及びパターン周囲
   部の誘電体基体若しくは誘電体下地膜を覆うよう
   に堆積して、第２導電性膜表面に第１導電性膜パ
   ターンを転写する工程、及び前記第２導電性膜表
   面に転写された第１導電性膜パターンに位置合わ
   せをして、第２導電性膜を所望のパターンに形成
   する工程の各工程を包含することを特徴とする薄
   膜装置の製造方法。