JPH0574147A - ダイナミツク・メモリ - Google Patents
ダイナミツク・メモリInfo
- Publication number
- JPH0574147A JPH0574147A JP3232730A JP23273091A JPH0574147A JP H0574147 A JPH0574147 A JP H0574147A JP 3232730 A JP3232730 A JP 3232730A JP 23273091 A JP23273091 A JP 23273091A JP H0574147 A JPH0574147 A JP H0574147A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cycle
- refresh operation
- dynamic memory
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 6
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 自動的にリフレッシュが行われるダイナミッ
ク・メモリにおいて、リフレッシュ動作の周期とメモリ
セルのホールド特性とのマージンの測定を可能とする。 【構成】 発振信号１０１を出力する発信器１と、発振
信号１０１の周波数を分周し、制御信号１０２を介し
て、リフレッシュを行う周期として、少くとも二つの周
期を設定する分周出力信号１０３を出力する分周期２
と、分周出力信号１０３に同期する制御信号１０５を出
力するとともに、ロウアドレス信号１０４−１〜１０４
−ｎを入力してデコードし、ダイナミックメモリセル・
アレイ５に対するリフレッシュ・コントローラ４と、制
御信号１０５を受けて、分周出力信号１０３に同期する
カウントを行い、カウント出力として、前述ロウアドレ
ス信号１０４−１〜１０４−ｎを出力するバイナリカウ
ンタ３とを備える構成とする。試験時のリフレッシュに
おける第２の周期を長くした分がマージンとなる。
ク・メモリにおいて、リフレッシュ動作の周期とメモリ
セルのホールド特性とのマージンの測定を可能とする。 【構成】 発振信号１０１を出力する発信器１と、発振
信号１０１の周波数を分周し、制御信号１０２を介し
て、リフレッシュを行う周期として、少くとも二つの周
期を設定する分周出力信号１０３を出力する分周期２
と、分周出力信号１０３に同期する制御信号１０５を出
力するとともに、ロウアドレス信号１０４−１〜１０４
−ｎを入力してデコードし、ダイナミックメモリセル・
アレイ５に対するリフレッシュ・コントローラ４と、制
御信号１０５を受けて、分周出力信号１０３に同期する
カウントを行い、カウント出力として、前述ロウアドレ
ス信号１０４−１〜１０４−ｎを出力するバイナリカウ
ンタ３とを備える構成とする。試験時のリフレッシュに
おける第２の周期を長くした分がマージンとなる。
Description
【０００１】
【産業上の利用分野】本発明はダイナミック・メモリに
関し、特に、自動的にリフレッシュ動作を行うダイナミ
ック・メモリに関する。
関し、特に、自動的にリフレッシュ動作を行うダイナミ
ック・メモリに関する。
【０００２】
【従来の技術】従来の、この種のダイナミック・メモリ
は、図２に示されるように、発振器６と、分周器７と、
バイナリカウンタ８と、リフレッシュ・コントローラ９
と、ダイナミック・メモリセル・アレイ１０とを備えて
構成される。
は、図２に示されるように、発振器６と、分周器７と、
バイナリカウンタ８と、リフレッシュ・コントローラ９
と、ダイナミック・メモリセル・アレイ１０とを備えて
構成される。
【０００３】図２において、発振器６の発振出力信号１
０８は分周器７に入力されて分周され、その分周出力信
号１０９はリフレッシュ・コントローラ９に入力され
る。リフレッシュ・コントローラ９においては、分周出
力信号１０９に同期した制御信号１１１が生成されて、
バイナリカウンタ８に送られる。バイナリカウンタ８に
おいては、この制御信号１１１を受けて、この制御信号
１１１に同期したカウンタ出力信号１１０−１、１１０
−２、……、１１０−ｎ（ｎは正整数）が出力され、リ
フレッシュ・コントローラ９に入力される。リフレッシ
ュ・コントローラ９においては、これらのカウンタ出力
信号１１０−１、１１０−２、……、１１０−ｎがデコ
ードされ、これをロウ・アドレスとして、分周出力信号
１０９に同期する形でダイナミック・メモリセル・アレ
イ１０に対するリフレッシュ動作が行われる。即ち、こ
のリフレッシュ動作により、ダイナミック・メモリセル
・アレイ１０との間に連結されているワード線群１１２
の中から、リフレッシュ対象のワード線が選択されると
ともに、リフレッシュ動作を行うに当って必要となる信
号群１１３が活性化されて、ダイナミック・メモリセル
・アレイ１０に対するリフレッシュが行われる。
０８は分周器７に入力されて分周され、その分周出力信
号１０９はリフレッシュ・コントローラ９に入力され
る。リフレッシュ・コントローラ９においては、分周出
力信号１０９に同期した制御信号１１１が生成されて、
バイナリカウンタ８に送られる。バイナリカウンタ８に
おいては、この制御信号１１１を受けて、この制御信号
１１１に同期したカウンタ出力信号１１０−１、１１０
−２、……、１１０−ｎ（ｎは正整数）が出力され、リ
フレッシュ・コントローラ９に入力される。リフレッシ
ュ・コントローラ９においては、これらのカウンタ出力
信号１１０−１、１１０−２、……、１１０−ｎがデコ
ードされ、これをロウ・アドレスとして、分周出力信号
１０９に同期する形でダイナミック・メモリセル・アレ
イ１０に対するリフレッシュ動作が行われる。即ち、こ
のリフレッシュ動作により、ダイナミック・メモリセル
・アレイ１０との間に連結されているワード線群１１２
の中から、リフレッシュ対象のワード線が選択されると
ともに、リフレッシュ動作を行うに当って必要となる信
号群１１３が活性化されて、ダイナミック・メモリセル
・アレイ１０に対するリフレッシュが行われる。
【０００４】なお、このダイナミック・メモリセル・ア
レイ１０に対するリフレッシュ動作は、ダイナミック・
メモリセル・アレイ１０におけるメモリセルが揮発性で
あるがために行われる動作であり、従って、リフレッシ
ュ動作を行う周期、即ち、分周器７の分周出力信号１０
９の周期は、上記メモリセルのホールド特性を考慮して
設定される。
レイ１０に対するリフレッシュ動作は、ダイナミック・
メモリセル・アレイ１０におけるメモリセルが揮発性で
あるがために行われる動作であり、従って、リフレッシ
ュ動作を行う周期、即ち、分周器７の分周出力信号１０
９の周期は、上記メモリセルのホールド特性を考慮して
設定される。
【０００５】
【発明が解決しようとする課題】上述した従来の自動的
にリフレッシュ動作を行うダイナミック・メモリにおい
ては、リフレッシュ動作を行う周期が固定されているた
めに、当該リフレッシュ動作を行う周期が、メモリセル
のホールド特性に対して適切に設定されているか否かを
試験するに当り、リフレッシュ動作を行う周期とメモリ
セルのホールド特性との間に存在するマージンが、どの
くらいなのか分り難いという欠点がある。
にリフレッシュ動作を行うダイナミック・メモリにおい
ては、リフレッシュ動作を行う周期が固定されているた
めに、当該リフレッシュ動作を行う周期が、メモリセル
のホールド特性に対して適切に設定されているか否かを
試験するに当り、リフレッシュ動作を行う周期とメモリ
セルのホールド特性との間に存在するマージンが、どの
くらいなのか分り難いという欠点がある。
【０００６】
【課題を解決するための手段】本発明のダイナミック・
メモリは、リフレッシュ動作を行うための周期と、前記
周期に同期したリフレッシュ動作を行うためのロウアド
レス信号とを生成して、ダイナミック・メモリセル・ア
レイに対するリフレッシュ動作を自動的に行うダイナミ
ック・メモリにおいて、任意の周期の発振信号を出力す
る発振器と、前記発振信号の周波数を分周し、第１の制
御信号による制御作用を介して、リフレッシュ動作を行
うための周期として、少なくとも二つの周期を設定する
ための分周出力信号を出力する分周器と、前記分周出力
信号を受けて、当該分周出力信号に同期する第２の制御
信号を出力するとともに、前記ロウアドレス信号を入力
してデコードし、前記ダイナミック・メモリセル・アレ
イに対するリフレッシュ動作を制御するリフレッシュ・
コントローラと、前記第２の制御信号を受けて、前記分
周出力信号に同期するカウント動作を行い、当該カウン
ト出力として、前記ロウアドレス信号を出力するバイナ
リカウンタと、を備えて構成される。
メモリは、リフレッシュ動作を行うための周期と、前記
周期に同期したリフレッシュ動作を行うためのロウアド
レス信号とを生成して、ダイナミック・メモリセル・ア
レイに対するリフレッシュ動作を自動的に行うダイナミ
ック・メモリにおいて、任意の周期の発振信号を出力す
る発振器と、前記発振信号の周波数を分周し、第１の制
御信号による制御作用を介して、リフレッシュ動作を行
うための周期として、少なくとも二つの周期を設定する
ための分周出力信号を出力する分周器と、前記分周出力
信号を受けて、当該分周出力信号に同期する第２の制御
信号を出力するとともに、前記ロウアドレス信号を入力
してデコードし、前記ダイナミック・メモリセル・アレ
イに対するリフレッシュ動作を制御するリフレッシュ・
コントローラと、前記第２の制御信号を受けて、前記分
周出力信号に同期するカウント動作を行い、当該カウン
ト出力として、前記ロウアドレス信号を出力するバイナ
リカウンタと、を備えて構成される。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、発振器１
と、分周器２と、バイナリカウンタ３と、リフレッシュ
・コントローラ４と、ダイナミック・メモリセル・アレ
イ５とを備えて構成される。
である。図１に示されるように、本実施例は、発振器１
と、分周器２と、バイナリカウンタ３と、リフレッシュ
・コントローラ４と、ダイナミック・メモリセル・アレ
イ５とを備えて構成される。
【０００９】本発明の従来例との相違点は、分周器２の
分周周期が、制御信号１０２により制御調整されること
である。それ以外の基本的な動作については、従来例の
場合と全く同様である。
分周周期が、制御信号１０２により制御調整されること
である。それ以外の基本的な動作については、従来例の
場合と全く同様である。
【００１０】図１において、先ず、制御信号１０２を介
して、分周器２の分周周期は、ダイナミック・メモリセ
ル・アレイ５のメモリセルのホールド特性を考慮して第
１の周期に設定される。なお、この分周器２の分周周期
は、制御信号１０２を介して、前記第１の周期よりも長
い第２の周期に変更することも可能である。発振器１の
発振出力信号１０１は分周器２に入力されて分周され、
上述のように、制御信号１０２を介して設定される周期
の分周出力信号１０３が出力されて、リフレッシュ・コ
ントローラ４に入力される。リフレッシュ・コントロー
ラ４においては、分周出力信号１０３に同期した制御信
号１０５が生成されて、バイナリカウンタ３に送られ
る。バイナリカウンタ３においては、この制御信号１０
５を受けて、これに同期したカウンタ出力信号１０４−
１、１０４−２、……、１０４−ｎが出力され、リフレ
ッシュ・コントローラ４に入力される。リフレッシュ・
コントローラ４においては、これらのカウンタ出力信号
１０４−１、１０４−２、……、１０４−ｎがデコード
され、これをロウ・アドレスとして、分周出力信号１０
３に同期する形でダイナミック・メモリセル・アレイ５
に対するリフレッシュ動作が行われる。即ち、このリフ
レッシュ動作により、ダイナミック・メモリセル・アレ
イ５との間に連結されているワード線群１０６の中か
ら、リフレッシュ対象のワード線が選択されるととも
に、リフレッシュ動作を行うに当って必要となる信号群
１０７が活性化されて、ダイナミック・メモリセル・ア
レイ５に対するリフレッシュ動作が行われる。しかも、
本実施例においては、リフレッシュ動作が適切な周期に
おいて行われる。
して、分周器２の分周周期は、ダイナミック・メモリセ
ル・アレイ５のメモリセルのホールド特性を考慮して第
１の周期に設定される。なお、この分周器２の分周周期
は、制御信号１０２を介して、前記第１の周期よりも長
い第２の周期に変更することも可能である。発振器１の
発振出力信号１０１は分周器２に入力されて分周され、
上述のように、制御信号１０２を介して設定される周期
の分周出力信号１０３が出力されて、リフレッシュ・コ
ントローラ４に入力される。リフレッシュ・コントロー
ラ４においては、分周出力信号１０３に同期した制御信
号１０５が生成されて、バイナリカウンタ３に送られ
る。バイナリカウンタ３においては、この制御信号１０
５を受けて、これに同期したカウンタ出力信号１０４−
１、１０４−２、……、１０４−ｎが出力され、リフレ
ッシュ・コントローラ４に入力される。リフレッシュ・
コントローラ４においては、これらのカウンタ出力信号
１０４−１、１０４−２、……、１０４−ｎがデコード
され、これをロウ・アドレスとして、分周出力信号１０
３に同期する形でダイナミック・メモリセル・アレイ５
に対するリフレッシュ動作が行われる。即ち、このリフ
レッシュ動作により、ダイナミック・メモリセル・アレ
イ５との間に連結されているワード線群１０６の中か
ら、リフレッシュ対象のワード線が選択されるととも
に、リフレッシュ動作を行うに当って必要となる信号群
１０７が活性化されて、ダイナミック・メモリセル・ア
レイ５に対するリフレッシュ動作が行われる。しかも、
本実施例においては、リフレッシュ動作が適切な周期に
おいて行われる。
【００１１】なお、通常は、前記第１の周期でダイナミ
ック・メモリセル・アレイ５に対するリフレッシュ動作
が行われるが、このリフレッシュ動作を行う周期、即
ち、前記第１の周期がメモリセルのホールド特性に対し
て適切に設定されているか否かを試験するに当っては、
制御信号１０２を介して、前記第１の周期よりも長い第
２の周期によりリフレッシュ動作が行われる。この場
合、通常のリフレッシュ動作を行う周期よりも長い周期
により上記の試験が行われるため、メモリセルのホール
ド特性に対しては厳しい試験を行うことになり、通常の
リフレッシュ動作時における第１の周期より、上記の試
験時のリフレッシュ動作時における第２の周期を長くし
た分がマージンとなる。
ック・メモリセル・アレイ５に対するリフレッシュ動作
が行われるが、このリフレッシュ動作を行う周期、即
ち、前記第１の周期がメモリセルのホールド特性に対し
て適切に設定されているか否かを試験するに当っては、
制御信号１０２を介して、前記第１の周期よりも長い第
２の周期によりリフレッシュ動作が行われる。この場
合、通常のリフレッシュ動作を行う周期よりも長い周期
により上記の試験が行われるため、メモリセルのホール
ド特性に対しては厳しい試験を行うことになり、通常の
リフレッシュ動作時における第１の周期より、上記の試
験時のリフレッシュ動作時における第２の周期を長くし
た分がマージンとなる。
【００１２】
【発明の効果】以上説明したように、本発明は、リフレ
ッシュ動作を行う周期を可変とすることにより、リフレ
ッシュ動作を行う周期が、メモリセルのホールド特性に
対して適切に設定されているか否かを試験するに際に、
リフレッシュ動作を行う周期とメモリセルのホールド特
性との間に任意のマージンを設定することが可能とな
り、どれだけのマージンがあるかを測定することができ
るという効果がある。
ッシュ動作を行う周期を可変とすることにより、リフレ
ッシュ動作を行う周期が、メモリセルのホールド特性に
対して適切に設定されているか否かを試験するに際に、
リフレッシュ動作を行う周期とメモリセルのホールド特
性との間に任意のマージンを設定することが可能とな
り、どれだけのマージンがあるかを測定することができ
るという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
１、６ 発振器 ２、７ 分周器 ３、８ バイナリカウンタ ４、９ リフレッシュ・コントローラ ５、１０ ダイナミック・メモリセル・アレイ
Claims (1)
- 【請求項１】 リフレッシュ動作を行うための周期と、
前記周期に同期したリフレッシュ動作を行うためのロウ
アドレス信号とを生成して、ダイナミック・メモリセル
・アレイに対するリフレッシュ動作を自動的に行うダイ
ナミック・メモリにおいて、 任意の周期の発振信号を出力する発振器と、 前記発振信号の周波数を分周し、第１の制御信号による
制御作用を介して、リフレッシュ動作を行うための周期
として、少なくとも二つの周期を設定するための分周出
力信号を出力する分周器と、 前記分周出力信号を受けて、当該分周出力信号に同期す
る第２の制御信号を出力するとともに、前記ロウアドレ
ス信号を入力してデコードし、前記ダイナミック・メモ
リセル・アレイに対するリフレッシュ動作を制御するリ
フレッシュ・コントローラと、 前記第２の制御信号を受けて、前記分周出力信号に同期
するカウント動作を行い、当該カウント出力として、前
記ロウアドレス信号を出力するバイナリカウンタと、 を備えることを特徴とするダイナミック・メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232730A JPH0574147A (ja) | 1991-09-12 | 1991-09-12 | ダイナミツク・メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232730A JPH0574147A (ja) | 1991-09-12 | 1991-09-12 | ダイナミツク・メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574147A true JPH0574147A (ja) | 1993-03-26 |
Family
ID=16943887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3232730A Pending JPH0574147A (ja) | 1991-09-12 | 1991-09-12 | ダイナミツク・メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574147A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327818B2 (en) | 2002-12-25 | 2008-02-05 | Kabushiki Kaisha Toshiba | Sync pattern detection method and apparatus |
| CN109661330A (zh) * | 2016-08-31 | 2019-04-19 | 松下知识产权经营株式会社 | 车辆用蓄电装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346190A (ja) * | 1989-07-14 | 1991-02-27 | Nec Corp | セルフリフレッシュ制御回路 |
-
1991
- 1991-09-12 JP JP3232730A patent/JPH0574147A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346190A (ja) * | 1989-07-14 | 1991-02-27 | Nec Corp | セルフリフレッシュ制御回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7327818B2 (en) | 2002-12-25 | 2008-02-05 | Kabushiki Kaisha Toshiba | Sync pattern detection method and apparatus |
| CN109661330A (zh) * | 2016-08-31 | 2019-04-19 | 松下知识产权经营株式会社 | 车辆用蓄电装置 |
| CN109661330B (zh) * | 2016-08-31 | 2022-06-14 | 松下知识产权经营株式会社 | 车辆用蓄电装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222406B1 (en) | Semiconductor integrated circuit device, semiconductor memory system and clock synchronous circuit | |
| JP5035544B2 (ja) | クロック同期回路におけるクロック捕捉 | |
| US6215726B1 (en) | Semiconductor device with internal clock generating circuit capable of generating internal clock signal with suppressed edge-to-edge jitter | |
| US6301191B1 (en) | Semiconductor memory device allowing reduction in power consumption during standby | |
| US9543967B2 (en) | DLL circuit and semiconductor device | |
| US6400643B1 (en) | Semiconductor storage device with suppressed power consumption and reduced recovery time from suspend mode | |
| US10110240B1 (en) | DLL circuit having variable clock divider | |
| KR100722775B1 (ko) | 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법 | |
| JP2000276877A (ja) | ポステッドｃａｓラテンシ機能を備えた同期式半導体メモリ装置及びｃａｓラテンシ制御方法 | |
| KR940001163A (ko) | 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치 | |
| CN109643990A (zh) | 用于瞬时启动四相信号发生器的设备和方法 | |
| JPH09147554A (ja) | ダイナミックメモリ装置及びその駆動方法 | |
| JPH0574147A (ja) | ダイナミツク・メモリ | |
| JP2009117020A (ja) | 半導体メモリ装置 | |
| JPH06119780A (ja) | 半導体メモリ | |
| JPS62147371A (ja) | パルス幅測定器 | |
| JP3061814B2 (ja) | セルフリフレッシュ制御回路 | |
| JPH03261881A (ja) | 波形形成装置 | |
| KR0121499Y1 (ko) | 설정테이블 방식을 적용한 클럭위상 보정장치 | |
| JPH04318390A (ja) | 半導体メモリ | |
| JP2692071B2 (ja) | 位相同期パルス発生回路 | |
| JP2014211930A (ja) | 半導体装置および出力信号調整方法 | |
| JP3011498B2 (ja) | クロック生成回路 | |
| JPH0267613A (ja) | クロック信号発生回路 | |
| JPH05334871A (ja) | マイクロコンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |