JPH0574732A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH0574732A JPH0574732A JP23434191A JP23434191A JPH0574732A JP H0574732 A JPH0574732 A JP H0574732A JP 23434191 A JP23434191 A JP 23434191A JP 23434191 A JP23434191 A JP 23434191A JP H0574732 A JPH0574732 A JP H0574732A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- semiconductor substrate
- oxide film
- hole
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000137 annealing Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 ホール断面形状のバラツキが少なく、様々な
ホール断面形状に個々に適切に対応することができるコ
ンタクトホールの形成方法を提供する。 【構成】 絶縁膜２を表面に備え同絶縁膜２の上にコン
タクトホール形成位置に窓３ａを有するマスク３を備え
る半導体基板１を準備し、この半導体基板に対しエッチ
ング処理を施してコンタクトホールを開けるにあたり、
前記絶縁膜２が、エッチング速度の異なる二つの酸化膜
２ａ，２ｂを、エッチング速度の遅い酸化膜２ａが下側
（基板に近い側）にくるように積層してなる絶縁膜であ
り、前記エッチング処理として、異方性エッチングと等
方性エッチングを施すことにより、前記両酸化膜を貫通
し上側の酸化膜層の孔径が下側の酸化膜層の孔径よりも
広くなった貫通孔をコンタクトホールとする。
ホール断面形状に個々に適切に対応することができるコ
ンタクトホールの形成方法を提供する。 【構成】 絶縁膜２を表面に備え同絶縁膜２の上にコン
タクトホール形成位置に窓３ａを有するマスク３を備え
る半導体基板１を準備し、この半導体基板に対しエッチ
ング処理を施してコンタクトホールを開けるにあたり、
前記絶縁膜２が、エッチング速度の異なる二つの酸化膜
２ａ，２ｂを、エッチング速度の遅い酸化膜２ａが下側
（基板に近い側）にくるように積層してなる絶縁膜であ
り、前記エッチング処理として、異方性エッチングと等
方性エッチングを施すことにより、前記両酸化膜を貫通
し上側の酸化膜層の孔径が下側の酸化膜層の孔径よりも
広くなった貫通孔をコンタクトホールとする。
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板の表面の
絶縁膜に電極をコンタクトさせるためのコンコンタクト
ホールを開ける方法に関する。
絶縁膜に電極をコンタクトさせるためのコンコンタクト
ホールを開ける方法に関する。
【０００２】
【従来の技術】シリコンウエハ等の半導体基板に半導体
素子の形成等を行った場合、半導体基板の表面には絶縁
膜が形成されており、絶縁膜の所定位置でアルミニウム
電極（配線）が絶縁膜を貫通してコンタクトしている。
そのため、製造過程においては、半導体基板表面の絶縁
膜の所定位置に電極をコンタクトさせるためのコンコン
タクトホールを開ける工程がある。
素子の形成等を行った場合、半導体基板の表面には絶縁
膜が形成されており、絶縁膜の所定位置でアルミニウム
電極（配線）が絶縁膜を貫通してコンタクトしている。
そのため、製造過程においては、半導体基板表面の絶縁
膜の所定位置に電極をコンタクトさせるためのコンコン
タクトホールを開ける工程がある。
【０００３】従来のコンタクトホールの形成工程では、
具体的には、図９にみるように、表面にシリコン酸化膜
（絶縁膜）５２を備えるとともに絶縁膜５２の上に、コ
ンタクトホール形成位置に窓５３ａを有するマスク５３
を備える半導体基板５１を準備しておいて、この半導体
基板５１に対しエッチング処理を施し、前記窓５３ａの
ところの絶縁膜５２を除去しコンタクトホール５５を開
けている。
具体的には、図９にみるように、表面にシリコン酸化膜
（絶縁膜）５２を備えるとともに絶縁膜５２の上に、コ
ンタクトホール形成位置に窓５３ａを有するマスク５３
を備える半導体基板５１を準備しておいて、この半導体
基板５１に対しエッチング処理を施し、前記窓５３ａの
ところの絶縁膜５２を除去しコンタクトホール５５を開
けている。
【０００４】そして、コンタクトホール形成の後、アル
ミニウム膜をスパッタリングで堆積し、引き続いて、フ
ォトレジスト液を塗布しパターンニングして電極（配
線）パターンのフォトレジストマスクを形成してからエ
ッチング処理した後でマスクを除去すれば、図１０にみ
るように、半導体基板５１の表面に絶縁膜５２を貫通し
てコンタクトするアルミニウム電極５８が形成されるこ
とになる。
ミニウム膜をスパッタリングで堆積し、引き続いて、フ
ォトレジスト液を塗布しパターンニングして電極（配
線）パターンのフォトレジストマスクを形成してからエ
ッチング処理した後でマスクを除去すれば、図１０にみ
るように、半導体基板５１の表面に絶縁膜５２を貫通し
てコンタクトするアルミニウム電極５８が形成されるこ
とになる。
【０００５】しかしながら、半導体素子の小型化等でコ
ンタクトホールのサイズが小さくなるに伴い、アルミニ
ウム電極５８のコンタクトホール側壁部５８ａでは膜厚
が薄くなるという問題が起こってきた。それで、最近で
は、ホール側壁部５８ａの膜厚不足を解消するために、
以下のようにしてコンタクトホールを開けている。すな
わち、図１１にみるように、表面にシリコン酸化膜（絶
縁膜）６２を備えるとともに絶縁膜６２の上に、コンタ
クトホール形成位置に窓６３ａを有するマスク６３を備
える半導体基板６１を準備して、この半導体基板６１に
対し等方性ドライエッチング処理ないし（例えば、フッ
酸系溶液による）ウェットエッチング処理を施し窓６３
ａのところの絶縁膜６２を途中まで除去しておいて、つ
いで、図１２にみるように、異方性エッチング（例えば
反応性イオンエッチング）処理を施して残りの部分を除
去し、コンタクトホール６５を開けるのである。
ンタクトホールのサイズが小さくなるに伴い、アルミニ
ウム電極５８のコンタクトホール側壁部５８ａでは膜厚
が薄くなるという問題が起こってきた。それで、最近で
は、ホール側壁部５８ａの膜厚不足を解消するために、
以下のようにしてコンタクトホールを開けている。すな
わち、図１１にみるように、表面にシリコン酸化膜（絶
縁膜）６２を備えるとともに絶縁膜６２の上に、コンタ
クトホール形成位置に窓６３ａを有するマスク６３を備
える半導体基板６１を準備して、この半導体基板６１に
対し等方性ドライエッチング処理ないし（例えば、フッ
酸系溶液による）ウェットエッチング処理を施し窓６３
ａのところの絶縁膜６２を途中まで除去しておいて、つ
いで、図１２にみるように、異方性エッチング（例えば
反応性イオンエッチング）処理を施して残りの部分を除
去し、コンタクトホール６５を開けるのである。
【０００６】そして、コンタクトホール形成の後、アル
ミニウム膜をスパッタリングで堆積し、引き続いて、フ
ォトレジスト液を塗布しパターンニングして電極（配
線）パターンのフォトレジストマスクを形成してからエ
ッチング処理した後でマスクを除去すれば、図１３にみ
るように、半導体基板６１の表面に絶縁膜６２を貫通し
てコンタクトするアルミニウム電極６８が形成される。
このコンタクトホール６５は外側に開いた盃状の形状で
あるため、アルミニウム電極６８のコンタクトホール側
壁部６８ａでも膜厚みは十分にあり、従来の膜厚不足の
問題が解消できることになる。
ミニウム膜をスパッタリングで堆積し、引き続いて、フ
ォトレジスト液を塗布しパターンニングして電極（配
線）パターンのフォトレジストマスクを形成してからエ
ッチング処理した後でマスクを除去すれば、図１３にみ
るように、半導体基板６１の表面に絶縁膜６２を貫通し
てコンタクトするアルミニウム電極６８が形成される。
このコンタクトホール６５は外側に開いた盃状の形状で
あるため、アルミニウム電極６８のコンタクトホール側
壁部６８ａでも膜厚みは十分にあり、従来の膜厚不足の
問題が解消できることになる。
【０００７】
【発明が解決しようとする課題】しかし、後者のコンタ
クトホールの形成方法の場合には、ホール断面形状が大
きくばらついて一定せず、ホール断面形状に対するコン
トロール性が良くなく様々なホール断面形状に個々に対
応することが難しいという問題がある。ホール断面形状
に大きなバラツキが出るのは、酸化膜を途中まで除去す
る最初の等方性エッチングで掘る（図１１に示す）深さ
Ｋが一定しないからである。酸化膜６２にはエッチング
速度（エッチングレート）のバラツキが結構あって、こ
れがそのまま深さＫのバラツキとなって出てくるのであ
る。一方、後者のコンタクトホールの形成方法の場合、
ホール断面形状のコントロール要素は、事実上、等方性
エッチングの処理時間の長短による深さＫの調節だけで
あるが、上記のように、酸化膜６２のエッチング速度の
バラツキにより深さＫ自体が中々一定しないために、等
方性エッチングの処理時間の長短でホール断面形状をコ
ントロールするのには限界があり、様々なホール断面形
状に個々に対応することは出来ない。
クトホールの形成方法の場合には、ホール断面形状が大
きくばらついて一定せず、ホール断面形状に対するコン
トロール性が良くなく様々なホール断面形状に個々に対
応することが難しいという問題がある。ホール断面形状
に大きなバラツキが出るのは、酸化膜を途中まで除去す
る最初の等方性エッチングで掘る（図１１に示す）深さ
Ｋが一定しないからである。酸化膜６２にはエッチング
速度（エッチングレート）のバラツキが結構あって、こ
れがそのまま深さＫのバラツキとなって出てくるのであ
る。一方、後者のコンタクトホールの形成方法の場合、
ホール断面形状のコントロール要素は、事実上、等方性
エッチングの処理時間の長短による深さＫの調節だけで
あるが、上記のように、酸化膜６２のエッチング速度の
バラツキにより深さＫ自体が中々一定しないために、等
方性エッチングの処理時間の長短でホール断面形状をコ
ントロールするのには限界があり、様々なホール断面形
状に個々に対応することは出来ない。
【０００８】この発明は、上記事情に鑑み、ホール断面
形状のバラツキが少なく、様々なホール断面形状に個々
に適切に対応することができるコンタクトホールの形成
方法を提供することを課題とする。
形状のバラツキが少なく、様々なホール断面形状に個々
に適切に対応することができるコンタクトホールの形成
方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】前記課題を解決するた
め、この発明のコンタクトホールの形成方法では、表面
に絶縁膜を備えるとともにこの絶縁膜の上に、コンタク
トホール形成位置に窓を有するマスクを備える半導体基
板を準備しておいて、この半導体基板に対しエッチング
処理を施し、前記窓のところの絶縁膜を除去しコンタク
トホールを開けるにあたって、前記絶縁膜が、エッチン
グされる速度の異なる二つの酸化膜を、エッチング速度
の遅い酸化膜が半導体基板に近い側にくるように積層し
てなる絶縁膜であり、前記エッチング処理として、異方
性エッチングと等方性エッチングを施すことにより、前
記両酸化膜を貫通し半導体基板から遠い側の酸化膜層の
孔径が半導体基板から近い側の酸化膜層の孔径よりも広
くなっている貫通孔を前記コンタクトホールとして形成
するようにしている。
め、この発明のコンタクトホールの形成方法では、表面
に絶縁膜を備えるとともにこの絶縁膜の上に、コンタク
トホール形成位置に窓を有するマスクを備える半導体基
板を準備しておいて、この半導体基板に対しエッチング
処理を施し、前記窓のところの絶縁膜を除去しコンタク
トホールを開けるにあたって、前記絶縁膜が、エッチン
グされる速度の異なる二つの酸化膜を、エッチング速度
の遅い酸化膜が半導体基板に近い側にくるように積層し
てなる絶縁膜であり、前記エッチング処理として、異方
性エッチングと等方性エッチングを施すことにより、前
記両酸化膜を貫通し半導体基板から遠い側の酸化膜層の
孔径が半導体基板から近い側の酸化膜層の孔径よりも広
くなっている貫通孔を前記コンタクトホールとして形成
するようにしている。
【００１０】通常、図４にみるように、異方性エッチン
グにより上下両酸化膜２ａ，２ｂを貫通させておいてか
ら、図５にみるように、等方性エッチングにより上側
（半導体基板から遠い側）の酸化膜２ｂの孔径を下側
（半導体基板から近い側）の酸化膜２ａの孔径よりも広
くするようにしている。上下両酸化膜にエッチング速度
差をつけるには、例えば、下側（半導体基板から近い
側）の酸化膜は堆積後にアニール処理し、上側（半導体
基板から遠い側）の酸化膜は堆積後に下側の酸化膜のア
ニール温度より低い温度でアニール処理するかアニール
処理をしないようにすればよい。
グにより上下両酸化膜２ａ，２ｂを貫通させておいてか
ら、図５にみるように、等方性エッチングにより上側
（半導体基板から遠い側）の酸化膜２ｂの孔径を下側
（半導体基板から近い側）の酸化膜２ａの孔径よりも広
くするようにしている。上下両酸化膜にエッチング速度
差をつけるには、例えば、下側（半導体基板から近い
側）の酸化膜は堆積後にアニール処理し、上側（半導体
基板から遠い側）の酸化膜は堆積後に下側の酸化膜のア
ニール温度より低い温度でアニール処理するかアニール
処理をしないようにすればよい。
【００１１】この発明で使われる異方性エッチング処理
としては、反応性イオンエッチング等が例示され、等方
性エッチング処理としては、フッ酸水溶液を用いるウエ
ットエッチングや等方性ドライエッチング等が例示され
る。
としては、反応性イオンエッチング等が例示され、等方
性エッチング処理としては、フッ酸水溶液を用いるウエ
ットエッチングや等方性ドライエッチング等が例示され
る。
【００１２】
【作用】この発明の場合、コンタクトホール形成対象の
絶縁膜が、エッチング速度（エッチングレート）の異な
る二つの酸化膜を半導体基板からみてエッチング速度の
遅い（エッチングレートの遅い）酸化膜が下側にくるよ
うに積層してなる絶縁膜である。その結果、孔径を広く
した部分の深さＬ（図５に示す）は一定となり、従来よ
りも安定したものとなる。例えば、図４にみるように、
異方性エッチングに上下両酸化膜２ａ，２ｂに貫通孔４
を開けて、図５にみるように、等方性エッチングにより
上側の酸化膜２ｂでの孔径を下側の酸化膜２ａでの孔径
よりも広くする場合、下側の酸化膜２ａはエッチング速
度が遅いために酸化膜２ａでは殆ど孔径が広がらず、孔
径の広い部分は実質的に上側の酸化膜２ｂだけとなり、
深さＬは常に酸化膜２ｂの厚みに略等しくなる。したが
って、酸化膜２ｂの厚みが一定であれば、深さＬも一定
となる。事実、酸化膜の厚み精度は良くて厚みは一定し
ており、深さＬは一定になる。このように深さＬが一定
になった結果、ホール断面形状のバラツキが従来よりも
少なくなる。
絶縁膜が、エッチング速度（エッチングレート）の異な
る二つの酸化膜を半導体基板からみてエッチング速度の
遅い（エッチングレートの遅い）酸化膜が下側にくるよ
うに積層してなる絶縁膜である。その結果、孔径を広く
した部分の深さＬ（図５に示す）は一定となり、従来よ
りも安定したものとなる。例えば、図４にみるように、
異方性エッチングに上下両酸化膜２ａ，２ｂに貫通孔４
を開けて、図５にみるように、等方性エッチングにより
上側の酸化膜２ｂでの孔径を下側の酸化膜２ａでの孔径
よりも広くする場合、下側の酸化膜２ａはエッチング速
度が遅いために酸化膜２ａでは殆ど孔径が広がらず、孔
径の広い部分は実質的に上側の酸化膜２ｂだけとなり、
深さＬは常に酸化膜２ｂの厚みに略等しくなる。したが
って、酸化膜２ｂの厚みが一定であれば、深さＬも一定
となる。事実、酸化膜の厚み精度は良くて厚みは一定し
ており、深さＬは一定になる。このように深さＬが一定
になった結果、ホール断面形状のバラツキが従来よりも
少なくなる。
【００１３】この発明の場合、上の説明から、上側の酸
化膜２ｂの厚みを変えれば深さＬが変わり、等方性エッ
チングの処理時間を変えれば、上側の酸化膜２ｂの孔径
の広がりの程度が深さＬが余り変化することなく変わ
り、これら上側の酸化膜２ｂの厚みと等方性エッチング
の処理時間は個別に変更可能であることが分かる。一
方、深さＬと酸化膜２ｂでの孔径の広がりはホール断面
形状を決定する要素である。したがって、上側の酸化膜
２ｂの厚みを変えて深さＬを高精度で調節したり、上側
の酸化膜２ｂでの孔径の広がりの程度を等方性エッチン
グの処理時間で調節したりすれば、ホール断面形状をコ
ントロールすることができることになる。つまり、この
発明では、様々なホール断面形状に個々に適切に対応す
ることができるのである。
化膜２ｂの厚みを変えれば深さＬが変わり、等方性エッ
チングの処理時間を変えれば、上側の酸化膜２ｂの孔径
の広がりの程度が深さＬが余り変化することなく変わ
り、これら上側の酸化膜２ｂの厚みと等方性エッチング
の処理時間は個別に変更可能であることが分かる。一
方、深さＬと酸化膜２ｂでの孔径の広がりはホール断面
形状を決定する要素である。したがって、上側の酸化膜
２ｂの厚みを変えて深さＬを高精度で調節したり、上側
の酸化膜２ｂでの孔径の広がりの程度を等方性エッチン
グの処理時間で調節したりすれば、ホール断面形状をコ
ントロールすることができることになる。つまり、この
発明では、様々なホール断面形状に個々に適切に対応す
ることができるのである。
【００１４】
【実施例】以下、この発明の実施例を説明する。まず、
図１にみるように、表面部分にｎ型不純物高濃度領域１
ａが形成されているｐ型シリコン半導体基板（ウエハ）
１の表面にＣＶＤ法により酸化シリコンを堆積し９００
℃の温度でアニール処理して（基板１に近い下側にく
る）シリコン酸化膜２ａを形成する。続いて、図２にみ
るように、シリコン酸化膜２ａの上にＣＶＤ法によりＰ
ＳＧ（リンガラス）膜を堆積して（アニール処理はしな
い）シリコン酸化膜２ｂを積層形成すれば、シリコン酸
化膜２ａ，２ｂからなる絶縁膜２がｐ型シリコン半導体
基板１の表面に形成されることになる。
図１にみるように、表面部分にｎ型不純物高濃度領域１
ａが形成されているｐ型シリコン半導体基板（ウエハ）
１の表面にＣＶＤ法により酸化シリコンを堆積し９００
℃の温度でアニール処理して（基板１に近い下側にく
る）シリコン酸化膜２ａを形成する。続いて、図２にみ
るように、シリコン酸化膜２ａの上にＣＶＤ法によりＰ
ＳＧ（リンガラス）膜を堆積して（アニール処理はしな
い）シリコン酸化膜２ｂを積層形成すれば、シリコン酸
化膜２ａ，２ｂからなる絶縁膜２がｐ型シリコン半導体
基板１の表面に形成されることになる。
【００１５】絶縁膜２の形成後、図３にみるように、フ
ォトレジスト液を塗布しパターンニングすることにより
絶縁膜２の上へコンタクトホール形成位置に窓３ａを有
するマスク３を形成する。これで、表面に絶縁膜２を備
えるとともにこの絶縁膜２の上にコンタクトホール形成
位置に窓３ａを有するマスク３を備える半導体基板１が
準備出来たことになる。
ォトレジスト液を塗布しパターンニングすることにより
絶縁膜２の上へコンタクトホール形成位置に窓３ａを有
するマスク３を形成する。これで、表面に絶縁膜２を備
えるとともにこの絶縁膜２の上にコンタクトホール形成
位置に窓３ａを有するマスク３を備える半導体基板１が
準備出来たことになる。
【００１６】続いて、マスク３を形成した半導体基板１
に対し、異方性エッチング（例えば、反応性イオンエッ
チング）処理を施し、図４にみるように、上下両酸化膜
２ａ，２ｂを貫通する貫通孔４を形成する。異方性エッ
チング処理であるため貫通孔４の断面は窓３ａとほぼ同
じ形である。貫通孔４を絶縁膜２にあけた後、非常に薄
いフッ酸水溶液を用いてウェットエッチングを施し、図
５にみるように、上側の酸化膜２ｂでの孔径を下側の酸
化膜２ａでの孔径よりも広くすればコンタクトホール６
が開く。この時、下側の酸化膜２ａも若干はエッチング
されるが、先のアニール処理でエッチングされる速度が
非常に遅いために（図５に示す）深さＬは殆ど変化なく
酸化膜２ｂの厚みに略等しい。酸化膜２ｂの孔径の拡大
の程度はウエットエッチング時間で決まる。
に対し、異方性エッチング（例えば、反応性イオンエッ
チング）処理を施し、図４にみるように、上下両酸化膜
２ａ，２ｂを貫通する貫通孔４を形成する。異方性エッ
チング処理であるため貫通孔４の断面は窓３ａとほぼ同
じ形である。貫通孔４を絶縁膜２にあけた後、非常に薄
いフッ酸水溶液を用いてウェットエッチングを施し、図
５にみるように、上側の酸化膜２ｂでの孔径を下側の酸
化膜２ａでの孔径よりも広くすればコンタクトホール６
が開く。この時、下側の酸化膜２ａも若干はエッチング
されるが、先のアニール処理でエッチングされる速度が
非常に遅いために（図５に示す）深さＬは殆ど変化なく
酸化膜２ｂの厚みに略等しい。酸化膜２ｂの孔径の拡大
の程度はウエットエッチング時間で決まる。
【００１７】コンタクトホール６形成の後、マスク３を
除去し、９００℃程度の温度でアニール処理し酸化膜２
ｂをガラス化しておいて、アルミニウム膜をスパッタリ
ングで堆積し、引き続いて、フォトレジスト液を塗布し
パターンニングして電極（配線）パターンのフォトレジ
ストマスクを形成してからエッチング処理した後でマス
クを除去すれば、図６にみるように、半導体基板１の表
面に絶縁膜２を貫通してコンタクトするアルミニウム電
極８が形成される。コンタクトホール６が外側に開いた
盃状の形状であるため、アルミニウム電極８のコンタク
トホール側壁部８ａでも膜厚みは十分にある。
除去し、９００℃程度の温度でアニール処理し酸化膜２
ｂをガラス化しておいて、アルミニウム膜をスパッタリ
ングで堆積し、引き続いて、フォトレジスト液を塗布し
パターンニングして電極（配線）パターンのフォトレジ
ストマスクを形成してからエッチング処理した後でマス
クを除去すれば、図６にみるように、半導体基板１の表
面に絶縁膜２を貫通してコンタクトするアルミニウム電
極８が形成される。コンタクトホール６が外側に開いた
盃状の形状であるため、アルミニウム電極８のコンタク
トホール側壁部８ａでも膜厚みは十分にある。
【００１８】この発明は、上記実施例に限らない。例え
ば、図３の状態において、等方性エッチングで、図７に
みるように、上側の酸化膜２ｂを開口し、ついで、図８
にみるように、異方性エッチングで下側の酸化膜２ａを
開口して絶縁膜２を貫通するコンタクトホール６を形成
するようにしてもよい。深さＬを一定にするには、等方
性エッチングの処理時間を酸化膜２ｂの底面まで確実に
開口するように十分長く設定しておけばよい。酸化膜２
ｂの底面まで開口した後も等方性エッチングが続く場合
が出てくるけれど、等方性エッチングが続いても、酸化
膜２ａはエッチング速度が遅く殆ど開口されないため、
深さＬは一定となり、ホール断面形状のバラツキが少な
くなる。
ば、図３の状態において、等方性エッチングで、図７に
みるように、上側の酸化膜２ｂを開口し、ついで、図８
にみるように、異方性エッチングで下側の酸化膜２ａを
開口して絶縁膜２を貫通するコンタクトホール６を形成
するようにしてもよい。深さＬを一定にするには、等方
性エッチングの処理時間を酸化膜２ｂの底面まで確実に
開口するように十分長く設定しておけばよい。酸化膜２
ｂの底面まで開口した後も等方性エッチングが続く場合
が出てくるけれど、等方性エッチングが続いても、酸化
膜２ａはエッチング速度が遅く殆ど開口されないため、
深さＬは一定となり、ホール断面形状のバラツキが少な
くなる。
【００１９】
【発明の効果】以上に述べたように、この発明にかかる
コンタクトホール形成方法の場合、孔径を広くした部分
の深さが一定となるため、ホール断面形状のバラツキが
従来よりも少なくなり、しかも、上側の酸化膜の厚み変
更や等方性エッチングの処理時間の調節によりホール断
面形状の正確なコントロールが可能であるため、様々な
ホール断面形状に個々に適切に対応することができるか
ら、非常に有用である。
コンタクトホール形成方法の場合、孔径を広くした部分
の深さが一定となるため、ホール断面形状のバラツキが
従来よりも少なくなり、しかも、上側の酸化膜の厚み変
更や等方性エッチングの処理時間の調節によりホール断
面形状の正確なコントロールが可能であるため、様々な
ホール断面形状に個々に適切に対応することができるか
ら、非常に有用である。
【図１】実施例での絶縁膜形成工程の前半の様子をあら
わす断面図である。
わす断面図である。
【図２】実施例での絶縁膜形成工程の後半の様子をあら
わす断面図である。
わす断面図である。
【図３】実施例でのマスク形成工程の様子をあらわす断
面図である。
面図である。
【図４】実施例でのコンタクトホール開口工程の前半の
様子をあらわす断面図である。
様子をあらわす断面図である。
【図５】実施例でのコンタクトホール開口工程の後半の
様子をあらわす断面図である。
様子をあらわす断面図である。
【図６】実施例でのアルミニウム電極形成工程の様子を
あらわす断面図である。
あらわす断面図である。
【図７】他の例でのコンタクトホール開口工程の前半の
様子をあらわす断面図である。
様子をあらわす断面図である。
【図８】他の例でのコンタクトホール開口工程の後半の
様子をあらわす断面図である。
様子をあらわす断面図である。
【図９】従来法でのコンタクトホール開口工程の様子を
あらわす断面図である。
あらわす断面図である。
【図10】従来法でのアルミニウム電極形成工程の様子を
あらわす断面図である。
あらわす断面図である。
【図11】他の従来法でのコンタクトホール開口工程の前
半の様子をあらわす断面図である。
半の様子をあらわす断面図である。
【図12】他の従来法でのコンタクトホール開口工程の後
半の様子をあらわす断面図である。
半の様子をあらわす断面図である。
【図13】他の従来法でのアルミニウム電極形成工程の様
子をあらわす断面図である。
子をあらわす断面図である。
１ 半導体基板 ２ 絶縁膜 ２ａ 酸化膜 ２ｂ 酸化膜 ３ マスク ３ａ 窓 ６ コンタクトホール ８ アルミニウム電極
Claims (3)
- 【請求項１】 表面に絶縁膜を備えるとともにこの絶縁
膜の上に、コンタクトホール形成位置に窓を有するマス
クを備える半導体基板を準備しておいて、この半導体基
板に対しエッチング処理を施し、前記窓のところの絶縁
膜を除去しコンタクトホールを開けるようにするコンタ
クトホールの形成方法において、前記絶縁膜が、エッチ
ングされる速度の異なる二つの酸化膜を、エッチング速
度の遅い酸化膜が半導体基板に近い側にくるように積層
してなる絶縁膜であり、前記エッチング処理として、異
方性エッチングと等方性エッチングを施すことにより、
前記両酸化膜を貫通し半導体基板から遠い側の酸化膜層
の孔径が半導体基板から近い側の酸化膜層の孔径よりも
広くなっている貫通孔を前記コンタクトホールとして形
成することを特徴とするコンタクトホールの形成方法。 - 【請求項２】 異方性エッチングにより上下両酸化膜を
貫通させておいてから、等方性エッチングにより半導体
基板から遠い側の酸化膜層の孔径を半導体基板から近い
側の酸化膜層の孔径よりも拡くする請求項１記載のコン
タクトホールの形成方法。 - 【請求項３】 半導体基板から近い側の酸化膜は堆積後
にアニール処理され、半導体基板から遠い側の酸化膜は
堆積後にその下の半導体基板から近い側の酸化膜のアニ
ール温度より低い温度でアニール処理されているかアニ
ール処理されていないことにより、上下両酸化膜にエッ
チング速度差がついている請求項１または２記載のコン
タクトホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23434191A JPH0574732A (ja) | 1991-09-13 | 1991-09-13 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23434191A JPH0574732A (ja) | 1991-09-13 | 1991-09-13 | コンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574732A true JPH0574732A (ja) | 1993-03-26 |
Family
ID=16969473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23434191A Pending JPH0574732A (ja) | 1991-09-13 | 1991-09-13 | コンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574732A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7178645B2 (en) | 2003-08-13 | 2007-02-20 | Akebono Brake Industry Co., Ltd. | Brake apparatus having automatic clearance adjusting mechanism with overadjustment preventer |
| CN111785640A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
| US11171042B2 (en) | 2017-11-13 | 2021-11-09 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
-
1991
- 1991-09-13 JP JP23434191A patent/JPH0574732A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7178645B2 (en) | 2003-08-13 | 2007-02-20 | Akebono Brake Industry Co., Ltd. | Brake apparatus having automatic clearance adjusting mechanism with overadjustment preventer |
| US11171042B2 (en) | 2017-11-13 | 2021-11-09 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US11574840B2 (en) | 2017-11-13 | 2023-02-07 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN111785640A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4971922A (en) | Method of fabricating semiconductor device | |
| JPS6376330A (ja) | 半導体装置の製造方法 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JPH07245291A (ja) | シリコン系基板のエッチング方法及びエッチング装置 | |
| JPH0574732A (ja) | コンタクトホールの形成方法 | |
| US5665647A (en) | Making metal silicide using oxide film | |
| JPH04250620A (ja) | 半導体素子における金属接点の自己整合方法及び自己整合性半導体 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JPH0483336A (ja) | 半導体装置の製造方法 | |
| JPH05110099A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01184852A (ja) | スペーサでマスクされたｖｌｓｉプロセス | |
| JPH04226080A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03240255A (ja) | 半導体装置の製造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JPS63313834A (ja) | 半導体集積回路 | |
| JPS6315422A (ja) | 半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPH0344032A (ja) | 半導体装置の製造方法 | |
| JPH04264772A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04354332A (ja) | シリコンのエッチング方法 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| JP2530177B2 (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH03242937A (ja) | 半導体装置の製造方法 |