JPH0574790B2 - - Google Patents
Info
- Publication number
- JPH0574790B2 JPH0574790B2 JP59270411A JP27041184A JPH0574790B2 JP H0574790 B2 JPH0574790 B2 JP H0574790B2 JP 59270411 A JP59270411 A JP 59270411A JP 27041184 A JP27041184 A JP 27041184A JP H0574790 B2 JPH0574790 B2 JP H0574790B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vin
- gate
- window comparator
- input analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、入力アナログ信号を監視するアナロ
グ信号監視装置に関する。
グ信号監視装置に関する。
（従来の技術）
アナログ信号をチエツクする従来装置として、
入力アナログ信号をＡ／Ｄ変換し、そのデイジタ
ルデータが所定の範囲内にあるか否かをマイクロ
プロセツサによつて判断するものがある。
入力アナログ信号をＡ／Ｄ変換し、そのデイジタ
ルデータが所定の範囲内にあるか否かをマイクロ
プロセツサによつて判断するものがある。
（発明が解決しようとする問題点）
このような従来装置においては、入力アナログ
信号のある一瞬の値をＡ／Ｄ変換し読込むもので
あるために、Ａ／Ｄ変換した一瞬の値が所定の範
囲内にたまたま入つているような場合は、入力ア
ナログ信号がリツプル分を持つていたり、発振し
ていたりする等の異常があつても、この異常を確
実に検出することはできないという問題点があつ
た。
信号のある一瞬の値をＡ／Ｄ変換し読込むもので
あるために、Ａ／Ｄ変換した一瞬の値が所定の範
囲内にたまたま入つているような場合は、入力ア
ナログ信号がリツプル分を持つていたり、発振し
ていたりする等の異常があつても、この異常を確
実に検出することはできないという問題点があつ
た。
入力アナログ信号を高速のＡ／Ｄ変換器によつ
て絶え間なくＡ／Ｄ変換し、そのデイジタルデー
タをチエツクすれば、前記した問題点を解決する
ことが可能であるが、ソフトウエア及びハードウ
エア両面での負担が大きくなつて現実的ではな
い。
て絶え間なくＡ／Ｄ変換し、そのデイジタルデー
タをチエツクすれば、前記した問題点を解決する
ことが可能であるが、ソフトウエア及びハードウ
エア両面での負担が大きくなつて現実的ではな
い。
本発明は、このような従来装置における問題点
に鑑みてなされたもので、その目的は、入力アナ
ログ信号の異常（直流的な変動や交流成分重畳等
の異常）をソフトウエア上の負担がなく、又簡単
な構成で検知することのできるアナログ信号監視
装置を実現することにある。
に鑑みてなされたもので、その目的は、入力アナ
ログ信号の異常（直流的な変動や交流成分重畳等
の異常）をソフトウエア上の負担がなく、又簡単
な構成で検知することのできるアナログ信号監視
装置を実現することにある。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、監視すべ
き入力アナログ信号と所定の上下限設定値とを比
較するウインドコンパレータと、このウインドコ
ンパレータからの信号によつて反転する第１のフ
リツプフロツプ回路と、前記ウインドコンパレー
タからの信号を反転した信号によつて反転する第
２のフリツプフロツプ回路と、前記第１、第２の
フリツプフロツプ回路からの信号と前記ウインド
コンパレータからの信号とを入力するオアゲート
と、前記第１、第２のフリツプフロツプ回路にク
リア信号を出力し、一定時間後に前記オアゲート
からの信号を読込むマイクロプロセツサとを備え
たことを特徴としている。
き入力アナログ信号と所定の上下限設定値とを比
較するウインドコンパレータと、このウインドコ
ンパレータからの信号によつて反転する第１のフ
リツプフロツプ回路と、前記ウインドコンパレー
タからの信号を反転した信号によつて反転する第
２のフリツプフロツプ回路と、前記第１、第２の
フリツプフロツプ回路からの信号と前記ウインド
コンパレータからの信号とを入力するオアゲート
と、前記第１、第２のフリツプフロツプ回路にク
リア信号を出力し、一定時間後に前記オアゲート
からの信号を読込むマイクロプロセツサとを備え
たことを特徴としている。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説
明する。第１図は、本発明装置の一実施例を示す
ブロツク図である。図において、１１は入力アナ
ログ信号（電圧）Vinが印加される入力端子、１
２は入力アナログ信号Vinの上限値を定める設定
信号Vrhが印加される入力端子、１３は入力アナ
ログ信号Vinの下限値を定める設定信号Vrlが印
加される入力端子、２は２組のコンパレータ２
１，２２で構成されるウインドコンパレータで、
入力アナログ信号Vin、上下限の設定信号Vrh，
Vrlがそれぞれ印加される。２組のコンパレータ
２１，２２の出力はオープンコレクタ出力となつ
ており、ワイヤードオア接続されて、ウインドコ
ンパレータ２の出力E2となつている。３１，３
２は第１、第２のフリツプフロツプ回路（以下
Ｆ／Ｆ回路と略す）、４はオアゲート、５はオア
ゲート４の出力を読込むマイクロプロセツサであ
る。
明する。第１図は、本発明装置の一実施例を示す
ブロツク図である。図において、１１は入力アナ
ログ信号（電圧）Vinが印加される入力端子、１
２は入力アナログ信号Vinの上限値を定める設定
信号Vrhが印加される入力端子、１３は入力アナ
ログ信号Vinの下限値を定める設定信号Vrlが印
加される入力端子、２は２組のコンパレータ２
１，２２で構成されるウインドコンパレータで、
入力アナログ信号Vin、上下限の設定信号Vrh，
Vrlがそれぞれ印加される。２組のコンパレータ
２１，２２の出力はオープンコレクタ出力となつ
ており、ワイヤードオア接続されて、ウインドコ
ンパレータ２の出力E2となつている。３１，３
２は第１、第２のフリツプフロツプ回路（以下
Ｆ／Ｆ回路と略す）、４はオアゲート、５はオア
ゲート４の出力を読込むマイクロプロセツサであ
る。
ウインドコンパレータ２の出力E2は、３つに
分けられ、１つは第１のＦ／Ｆ回路３１を経由し
てオアゲート４に印加され、もう１つはインバー
タ３３で反転された後、第２のＦ／Ｆ回路３２を
経由してオアゲート４に印加されている。又、残
りの１つはそのままオアゲート４に印加されてい
る。
分けられ、１つは第１のＦ／Ｆ回路３１を経由し
てオアゲート４に印加され、もう１つはインバー
タ３３で反転された後、第２のＦ／Ｆ回路３２を
経由してオアゲート４に印加されている。又、残
りの１つはそのままオアゲート４に印加されてい
る。
尚、第１、第２のＦ／Ｆ回路３１，３２は、何
れもマイクロプロセツサ５からのクリア信号
CLRによつてクリアされる。
れもマイクロプロセツサ５からのクリア信号
CLRによつてクリアされる。
第２図乃至第７図は、このように構成した装置
の動作を説明するための波形図である。
の動作を説明するための波形図である。
第２図において、イはマイクロプロセツサ５か
ら第１、第２の各Ｆ／Ｆ回路３１，３２に出力さ
れるクリア信号CLRであり、ロはマイクロプロ
セツサ５がオアゲート４の出力データE4を読込
むタイミングを示している。
ら第１、第２の各Ｆ／Ｆ回路３１，３２に出力さ
れるクリア信号CLRであり、ロはマイクロプロ
セツサ５がオアゲート４の出力データE4を読込
むタイミングを示している。
本発明の装置においては、第１、第２のＦ／Ｆ
回路３１，３２に印加されるクリア信号CLRが
解除されてから、一定の時間後にマイクロプロセ
ツサ５がオアゲート４の出力データE4を読込む。
この一定時間TMが、入力アナログ信号Vinの測
定対象時間となり、この間の入力アナログ信号
Vinの異常を監視できる。ここで、入力アナログ
信号Vinの異常とは、Vin＜Vrl又はVrh＜Vinと
なることであり、ウインドコンパレータ２は、こ
のような場合を検出する。即ち、入力アナログ信
号Vinが、Vrl＜Vin＜Vrhなる条件にない場合、
ウインドコンパレータ２の出力E2は“Ｌ”レベ
ルとなる。
回路３１，３２に印加されるクリア信号CLRが
解除されてから、一定の時間後にマイクロプロセ
ツサ５がオアゲート４の出力データE4を読込む。
この一定時間TMが、入力アナログ信号Vinの測
定対象時間となり、この間の入力アナログ信号
Vinの異常を監視できる。ここで、入力アナログ
信号Vinの異常とは、Vin＜Vrl又はVrh＜Vinと
なることであり、ウインドコンパレータ２は、こ
のような場合を検出する。即ち、入力アナログ信
号Vinが、Vrl＜Vin＜Vrhなる条件にない場合、
ウインドコンパレータ２の出力E2は“Ｌ”レベ
ルとなる。
第３図乃至第７図において、イは入力アナログ
信号Vin、ロは第１のＦ／Ｆ回路３１の出力信号
E31、ハは第２のＦ／Ｆ回路３２の出力信号E32、
ニはウインドコンパレータ２の出力信号E2、ホ
はオアゲート４の出力信号E4をそれぞれ示して
いる。
信号Vin、ロは第１のＦ／Ｆ回路３１の出力信号
E31、ハは第２のＦ／Ｆ回路３２の出力信号E32、
ニはウインドコンパレータ２の出力信号E2、ホ
はオアゲート４の出力信号E4をそれぞれ示して
いる。
第３図は、入力アナログ信号Vinがイに示すよ
うにVrl＜Vin＜Vrhの範囲内にあり、正常の場
合である。この場合、オアゲート４の出力信号
E4は“Ｌ”レベルで、マイクロプロセツサ５は
これを第２図ロに示すタイミングで読込んで正常
と判断する。
うにVrl＜Vin＜Vrhの範囲内にあり、正常の場
合である。この場合、オアゲート４の出力信号
E4は“Ｌ”レベルで、マイクロプロセツサ５は
これを第２図ロに示すタイミングで読込んで正常
と判断する。
第４図は、入力アナログ信号Vinがイに示すよ
うに測定対象時間TM内で一時的に上限設定値
Vrhを越えた場合である。VinがVrhを越えると、
ウインドコンパレータ２の出力E2がニに示すよ
うに“Ｌ”レベルとなり、これによつて、第２の
Ｆ／Ｆ回路３２の出力信号E32もハに示すように
“Ｌ”レベル、オアゲート４の出力信号E4もホに
示すように“Ｌ”レベルとなる。この状態から
VinがVrl＜Vin＜Vrhの範囲に入ると、ウインド
コンパレータ２の出力E2がニに示すように、
“Ｈ”レベルとなり、これによつて第１のＦ／Ｆ
回路３１の出力E31はロに示すように“Ｌ”レベ
ルとなる。又、第２のＦ／Ｆ回路３２の出力E32
はハに示すように“Ｌ”レベルを継続する。従つ
て、オアゲート４の出力信号E4は“Ｈ”レベル
を継続する。マイクロプロセツサ５は、この出力
信号E4を読込み、異常と判断する。
うに測定対象時間TM内で一時的に上限設定値
Vrhを越えた場合である。VinがVrhを越えると、
ウインドコンパレータ２の出力E2がニに示すよ
うに“Ｌ”レベルとなり、これによつて、第２の
Ｆ／Ｆ回路３２の出力信号E32もハに示すように
“Ｌ”レベル、オアゲート４の出力信号E4もホに
示すように“Ｌ”レベルとなる。この状態から
VinがVrl＜Vin＜Vrhの範囲に入ると、ウインド
コンパレータ２の出力E2がニに示すように、
“Ｈ”レベルとなり、これによつて第１のＦ／Ｆ
回路３１の出力E31はロに示すように“Ｌ”レベ
ルとなる。又、第２のＦ／Ｆ回路３２の出力E32
はハに示すように“Ｌ”レベルを継続する。従つ
て、オアゲート４の出力信号E4は“Ｈ”レベル
を継続する。マイクロプロセツサ５は、この出力
信号E4を読込み、異常と判断する。
第５図は、入力アナログ信号VinがはじめVin
＞Vrhにあり、測定対象時間TM内でVrl＜Vin＜
Vrh範囲内に入つてきた場合である。VinがVrh
を横切つた時点で、ウインドコンパレータ２の出
力信号EE2がニに示すように“Ｌ”レベルから
“Ｈ”レベルに変り、これによつて第１のＦ／Ｆ
回路３１の出力信号E31が“Ｌ”レベルとなる。
オアゲート４の出力信号E4は、ホに示すように
“Ｈ”レベルを継続し、マイクロプロセツサ５は
この出力信号E4を読込み、異常と判断する。
＞Vrhにあり、測定対象時間TM内でVrl＜Vin＜
Vrh範囲内に入つてきた場合である。VinがVrh
を横切つた時点で、ウインドコンパレータ２の出
力信号EE2がニに示すように“Ｌ”レベルから
“Ｈ”レベルに変り、これによつて第１のＦ／Ｆ
回路３１の出力信号E31が“Ｌ”レベルとなる。
オアゲート４の出力信号E4は、ホに示すように
“Ｈ”レベルを継続し、マイクロプロセツサ５は
この出力信号E4を読込み、異常と判断する。
第６図は、入力アナログ信号Vinがはじめは、
Vrl＜Vin＜Vrhの範囲内にあり、測定対象時間
TM内で、Vin＞Vrhとなつた場合である。この
場合、VinがVrhを横切つた時点で、ウインドコ
ンパレータ２の出力信号E2がニに示すように
“Ｈ”レベルから“Ｌ”レベルに変り、オアゲー
ト４の出力信号E4がホに示すように“Ｈ”レベ
ルとなつて、マイクロプロセツサ５はこの信号か
ら異常と判断する。
Vrl＜Vin＜Vrhの範囲内にあり、測定対象時間
TM内で、Vin＞Vrhとなつた場合である。この
場合、VinがVrhを横切つた時点で、ウインドコ
ンパレータ２の出力信号E2がニに示すように
“Ｈ”レベルから“Ｌ”レベルに変り、オアゲー
ト４の出力信号E4がホに示すように“Ｈ”レベ
ルとなつて、マイクロプロセツサ５はこの信号か
ら異常と判断する。
以上のように、第３図乃至第６図の何れの場合
とも、Vinが上下限の設定値Vrl，Vrhを横切つ
た時点で、第１又は第２のＦ／Ｆ回路３１又は３
２の少なくとも一方に立上がりパルスCLKが印
加されるので、その出力信号E31又はE32が“Ｌ”
レベルとなり、オアゲート４の出力信号E4が
“Ｈ”レベルとなる。
とも、Vinが上下限の設定値Vrl，Vrhを横切つ
た時点で、第１又は第２のＦ／Ｆ回路３１又は３
２の少なくとも一方に立上がりパルスCLKが印
加されるので、その出力信号E31又はE32が“Ｌ”
レベルとなり、オアゲート４の出力信号E4が
“Ｈ”レベルとなる。
第７図は、入力アナログ信号Vinが常にVrl＜
Vin＜Vrhの範囲外の場合である。この場合、第
１、第２のＦ／Ｆ回路３１，３２の何れも立上が
りパルスCLKが印加されないので、その出力信
号E31，E32はロ，ハに示すように何れも“Ｈ”レ
ベルであるが、ウインドコンパレータ２の出力信
号E2がニに示すように“Ｌ”レベルであるので、
オアゲート４の出力信号E4は“Ｈ”レベルとな
り、異常と判断される。
Vin＜Vrhの範囲外の場合である。この場合、第
１、第２のＦ／Ｆ回路３１，３２の何れも立上が
りパルスCLKが印加されないので、その出力信
号E31，E32はロ，ハに示すように何れも“Ｈ”レ
ベルであるが、ウインドコンパレータ２の出力信
号E2がニに示すように“Ｌ”レベルであるので、
オアゲート４の出力信号E4は“Ｈ”レベルとな
り、異常と判断される。
以上のような動作により、本実施例装置は、入
力アナログ信号Vinが所定の上下限設定値範囲を
越えて直流的に変動する場合や交流成分重畳等の
異常状態になつた場合を、確実に検出することが
できる。
力アナログ信号Vinが所定の上下限設定値範囲を
越えて直流的に変動する場合や交流成分重畳等の
異常状態になつた場合を、確実に検出することが
できる。
（発明の効果）
以上説明したように、本発明によれば、入力ア
ナログ信号の異常を、簡単な回路の追加によつ
て、ソフトウエア上の負担を増加させることなく
確実に検知できる監視装置が実現できる。本発明
の装置は、例えばＤ／Ａ変換器とマイクロプロセ
ツサを用いた調節計において、Ｄ／Ａ変換器の機
能をチエツクするような場合に好適である。
ナログ信号の異常を、簡単な回路の追加によつ
て、ソフトウエア上の負担を増加させることなく
確実に検知できる監視装置が実現できる。本発明
の装置は、例えばＤ／Ａ変換器とマイクロプロセ
ツサを用いた調節計において、Ｄ／Ａ変換器の機
能をチエツクするような場合に好適である。
第１図は本発明装置の一実施例を示すブロツク
図、第２図乃至第７図はその動作を説明するため
の波形図である。 ２…ウインドコンパレータ、３１，３２…フリ
ツプフロツプ回路、４…オアゲート、５…マイク
ロプロセツサ。
図、第２図乃至第７図はその動作を説明するため
の波形図である。 ２…ウインドコンパレータ、３１，３２…フリ
ツプフロツプ回路、４…オアゲート、５…マイク
ロプロセツサ。
Claims (1)
- １ 監視すべき入力アナログ信号と所定の上下限
設定値とを比較するウインドコンパレータと、こ
のウインドコンパレータからの信号によつて反転
する第１のフリツプフロツプ回路と、前記ウイン
ドコンパレータからの信号を反転した信号によつ
て反転する第２のフリツプフロツプ回路と、前記
第１、第２のフリツプフロツプ回路からの信号と
前記ウインドコンパレータからの信号とを入力す
るオアゲートと、前記第１、第２のフリツプフロ
ツプ回路にクリア信号を出力し、一定時間後に前
記オアゲートからの信号を読込むマイクロプロセ
ツサとを備えたアナログ信号監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270411A JPS61148376A (ja) | 1984-12-21 | 1984-12-21 | アナログ信号監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59270411A JPS61148376A (ja) | 1984-12-21 | 1984-12-21 | アナログ信号監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148376A JPS61148376A (ja) | 1986-07-07 |
| JPH0574790B2 true JPH0574790B2 (ja) | 1993-10-19 |
Family
ID=17485885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59270411A Granted JPS61148376A (ja) | 1984-12-21 | 1984-12-21 | アナログ信号監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148376A (ja) |
-
1984
- 1984-12-21 JP JP59270411A patent/JPS61148376A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148376A (ja) | 1986-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0574790B2 (ja) | ||
| KR900001808B1 (ko) | 입력회로 | |
| JPH03505805A (ja) | 伝送線の上のスイツチの状態検出装置 | |
| JP3011965B2 (ja) | パルス幅変調回路の故障診断装置 | |
| JPS62287165A (ja) | 直流電圧検出回路 | |
| JP3453826B2 (ja) | 積分値または平均値を得る演算器 | |
| JPH073351Y2 (ja) | セトリング検出器 | |
| JPS6395813A (ja) | インバ−タの欠相検出回路 | |
| JPS5939837Y2 (ja) | ゲ−ト信号停止装置 | |
| JP2949940B2 (ja) | Ｄ／ａ変換器の自己診断装置 | |
| JPS6229962B2 (ja) | ||
| JPH032870Y2 (ja) | ||
| JPS58150873A (ja) | 断線検出回路 | |
| SU1707554A1 (ru) | Преобразователь амплитуды импульсов в посто нное напр жение | |
| JPS63271170A (ja) | ピ−ク検出回路 | |
| JPH0745786Y2 (ja) | フルレベル検出回路 | |
| JPH07147783A (ja) | パルス幅変調を用いた装置の異常検出装置 | |
| JPS6349823A (ja) | マイクロコンピユ−タ | |
| JP2000155614A (ja) | 故障検出方式 | |
| JPS59198365A (ja) | 故障検出装置 | |
| JPH04364611A (ja) | ディジタル・アナログ変換器異常検出装置 | |
| JPS6249270A (ja) | 回路診断装置 | |
| JPH01113900A (ja) | 断線検出回路 | |
| JPS58107949A (ja) | アナログ出力回路 | |
| JPH0573575U (ja) | 位相角トランスデューサ |