JPH0577348B2 - - Google Patents
Info
- Publication number
- JPH0577348B2 JPH0577348B2 JP1002802A JP280289A JPH0577348B2 JP H0577348 B2 JPH0577348 B2 JP H0577348B2 JP 1002802 A JP1002802 A JP 1002802A JP 280289 A JP280289 A JP 280289A JP H0577348 B2 JPH0577348 B2 JP H0577348B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit group
- circuit
- josephson
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はAC電源駆動方式のジヨセフソン論理
回路の構成に係り、特に高速クロツクで動作し、
高集積度を有するジヨセフソンLSIに適用して好
適なジヨセフソン論理回路への電源供給方式に関
する。
回路の構成に係り、特に高速クロツクで動作し、
高集積度を有するジヨセフソンLSIに適用して好
適なジヨセフソン論理回路への電源供給方式に関
する。
ジヨセフソン素子は電流駆動の素子であり、１
素子の駆動に数百μA程度の交流電流を必要とす
る。素子間の信号伝搬遅延を抑えるために、素子
及び回路を超電導グランドプレーン上に形成し、
信号配線の終端箇所を配線の特性インピーダンス
に等しい整合抵抗を介してグランドプレーンに接
続する方法が用いられる。こうすると出力電流の
帰路電流をグランドプレーンに流すことができる
ので、配線遅延を最小に抑えるとともに配線占有
面積を減らすことが可能になる。この場合、同一
のグランドプレーン上形成したジヨセフソン素子
には並列に交流電流を供給する必要がある。この
ような交流電流供給法の一例が、ピー・シー・ア
ーネツト、アンド デー・ジエー・ヘレル；“レ
ギユレーテツド エーシー パワー フオー ジ
ヨセフソン インターフエロメター ラツチング
ロジツク サーキツツ，”アイ イー イー
イー トランズアクシヨン オン マグネテイツ
クス エム エー ジー 15巻、第１号、1979年
１月、第554頁から第557頁（P.C.Arnett and D.
J.Herrell；“Regulated AC Power for
Josephson Interferometer Latching Logic
Circuits，”IEEE Trans.on Magnetics，Vol.
MAG−15，No.１，January 1979，pp.554−557）
に詳細に示されている。同文献においては、第２
図に示すように、LSIチツプ外の超電導実装基板
上に設けられたトランスで入力電流を16倍に増加
し、チツプ上の電源バスとグランドプレーンの間
には接合面積の大きいジヨセフソン接合を直列に
接続したレギユレータが挿入されており、ジヨセ
フソン接合のギヤツプ電圧を利用して電源バス電
圧を低い一定の値に維持する技術が用いられてい
る。
素子の駆動に数百μA程度の交流電流を必要とす
る。素子間の信号伝搬遅延を抑えるために、素子
及び回路を超電導グランドプレーン上に形成し、
信号配線の終端箇所を配線の特性インピーダンス
に等しい整合抵抗を介してグランドプレーンに接
続する方法が用いられる。こうすると出力電流の
帰路電流をグランドプレーンに流すことができる
ので、配線遅延を最小に抑えるとともに配線占有
面積を減らすことが可能になる。この場合、同一
のグランドプレーン上形成したジヨセフソン素子
には並列に交流電流を供給する必要がある。この
ような交流電流供給法の一例が、ピー・シー・ア
ーネツト、アンド デー・ジエー・ヘレル；“レ
ギユレーテツド エーシー パワー フオー ジ
ヨセフソン インターフエロメター ラツチング
ロジツク サーキツツ，”アイ イー イー
イー トランズアクシヨン オン マグネテイツ
クス エム エー ジー 15巻、第１号、1979年
１月、第554頁から第557頁（P.C.Arnett and D.
J.Herrell；“Regulated AC Power for
Josephson Interferometer Latching Logic
Circuits，”IEEE Trans.on Magnetics，Vol.
MAG−15，No.１，January 1979，pp.554−557）
に詳細に示されている。同文献においては、第２
図に示すように、LSIチツプ外の超電導実装基板
上に設けられたトランスで入力電流を16倍に増加
し、チツプ上の電源バスとグランドプレーンの間
には接合面積の大きいジヨセフソン接合を直列に
接続したレギユレータが挿入されており、ジヨセ
フソン接合のギヤツプ電圧を利用して電源バス電
圧を低い一定の値に維持する技術が用いられてい
る。
尚、第２図において、２０１はトランス、２０
２はLSIチツプ、２３０はLSIチツプ２０２が搭
載されるカードを示す。また２０４はLSIチツプ
２０２とカード２０３との接続部、２０５はLSI
チツプ２０２上のレギユレータ、２０６はカード
２０３への交流電源供給端子、２０７は交流電源
駆動ジヨセフソン論理回路、２０８はカード２０
３の入出力信号端子である。
２はLSIチツプ、２３０はLSIチツプ２０２が搭
載されるカードを示す。また２０４はLSIチツプ
２０２とカード２０３との接続部、２０５はLSI
チツプ２０２上のレギユレータ、２０６はカード
２０３への交流電源供給端子、２０７は交流電源
駆動ジヨセフソン論理回路、２０８はカード２０
３の入出力信号端子である。
このようなトランスを用いた交流電源供給法
は、外部から交流電流を供給する交流電流源が発
生すべき電流を所定の周波数帯域において低減で
きるという大きな特長を有する。しかし、次の２
つの問題点が残留している。すなわち、(1)トラン
スの負荷は抵抗成分を有するので電流変換のでき
る帯域に下限と上限がある。(2)LSIチツプの入力
端子部では、例えばLSIチツプの集積度が数ｋゲ
ートに及ぶような場合、1A以上にも達する交流
電流が流れている。この交流電流の周波数はクロ
ツクの高周波であり、チツプとそれを搭載する実
装基板（パツケージまたはカード、ボード等）と
の間の接続部にインダクタンス成分があるとそこ
で強い磁場を発生し、他の入出力端子接続部との
間にクロストークを生じてしまう。
は、外部から交流電流を供給する交流電流源が発
生すべき電流を所定の周波数帯域において低減で
きるという大きな特長を有する。しかし、次の２
つの問題点が残留している。すなわち、(1)トラン
スの負荷は抵抗成分を有するので電流変換のでき
る帯域に下限と上限がある。(2)LSIチツプの入力
端子部では、例えばLSIチツプの集積度が数ｋゲ
ートに及ぶような場合、1A以上にも達する交流
電流が流れている。この交流電流の周波数はクロ
ツクの高周波であり、チツプとそれを搭載する実
装基板（パツケージまたはカード、ボード等）と
の間の接続部にインダクタンス成分があるとそこ
で強い磁場を発生し、他の入出力端子接続部との
間にクロストークを生じてしまう。
本発明の目的は、帯域制限のない、交流電流源
の供給電流低減法を提供するとともに、LSIチツ
プの接続端子部に流れる交流電流振幅も低減する
ようなジヨセフソン論理回路の構成を提供する。
の供給電流低減法を提供するとともに、LSIチツ
プの接続端子部に流れる交流電流振幅も低減する
ようなジヨセフソン論理回路の構成を提供する。
上記目的を解決するために本発明においては、
LSIチツプの中の回路を相互に電気的に絶縁され
た回路群に分割する。このような分割は磁束結合
型ジヨセフソン素子を用いれば実現可能である。
そして各回路群を電源端子からみて直列に接続
し、外部から入力される交流電源電流が各回路群
内を１回ずつ経由して接地点に至るような構成と
する。
LSIチツプの中の回路を相互に電気的に絶縁され
た回路群に分割する。このような分割は磁束結合
型ジヨセフソン素子を用いれば実現可能である。
そして各回路群を電源端子からみて直列に接続
し、外部から入力される交流電源電流が各回路群
内を１回ずつ経由して接地点に至るような構成と
する。
各回路群に直列に交流電源電流が供給されるの
で、外部から入力する交流電源電流振幅は回路群
の個数分の１だけに低減される。またこの供給方
法においては周波数的には下限を与える要素はな
く、直流帯域から使用可能である。
で、外部から入力する交流電源電流振幅は回路群
の個数分の１だけに低減される。またこの供給方
法においては周波数的には下限を与える要素はな
く、直流帯域から使用可能である。
以下、本発明の一実施例を第１図により説明す
る。同図で１０１はジヨセフソンLSIチツプ、１
０２〜１０５は相異なるグランドプレーン上に形
成された回路群である。１０６は各回路群の間の
グランドプレーン溝部である。回路群１０２内に
は２つの交流電源端子１１１と１１２があり、交
流電源端子１１１には電源バス１１３が、交流電
源端子１１２には電源バス１１４がそれぞれ接続
されている。電源バスとグランドプレーンの間に
は給電抵抗１１７とジヨセフソン素子１１８を直
列接続した枝が多数個並列に設けられている。そ
して電源バス上の枝が接続している個所よりは交
流電源端子１１１，１１２に近い側の位置で、電
源バスとグランドプレーンの間にレギユレータ１
１５が接続されている。そして電源バス上のレギ
ユレータ１１５が接続している個所よりはさらに
交流電源端子１１１，１１２に近い側でダミー抵
抗１１６が電源バスとグランドプレーンの間に接
続されている。
る。同図で１０１はジヨセフソンLSIチツプ、１
０２〜１０５は相異なるグランドプレーン上に形
成された回路群である。１０６は各回路群の間の
グランドプレーン溝部である。回路群１０２内に
は２つの交流電源端子１１１と１１２があり、交
流電源端子１１１には電源バス１１３が、交流電
源端子１１２には電源バス１１４がそれぞれ接続
されている。電源バスとグランドプレーンの間に
は給電抵抗１１７とジヨセフソン素子１１８を直
列接続した枝が多数個並列に設けられている。そ
して電源バス上の枝が接続している個所よりは交
流電源端子１１１，１１２に近い側の位置で、電
源バスとグランドプレーンの間にレギユレータ１
１５が接続されている。そして電源バス上のレギ
ユレータ１１５が接続している個所よりはさらに
交流電源端子１１１，１１２に近い側でダミー抵
抗１１６が電源バスとグランドプレーンの間に接
続されている。
レギユレータ１１５は、接合面積が電源バス１
１３または１１４から供電されているジヨセフソ
ン素子に含まれるジヨセフソン接合の面積の総和
よりも大きいジヨセフソン接合を偶数個直列接続
したものである。
１３または１１４から供電されているジヨセフソ
ン素子に含まれるジヨセフソン接合の面積の総和
よりも大きいジヨセフソン接合を偶数個直列接続
したものである。
他の回路群１０３〜１０５も第１の回路群１０
２と同様の構造を有している。第１の回路群１０
２の第１の交流電源端子１１１はLSIチツプ１０
１の交流電源入力端子１２７に接続され、同端子
１２７には外部交流電源１３２が接続されてい
る。第１の回路群１０２の第２の交流電源入力端
子１１２は、第２の回路群１０３の第１の交流電
源入力端子１２１に配線１０７により接続されて
いる。第２の回路群１０３の第２の交流電源入力
端子１２２は、第３の回路群１０４の第１の交流
電源入力端子１２３に配線１０８により接続され
る。以下同様に第ｎの回路群１０５の第１の交流
電源入力端子１２５は第（ｎ−１）の回路群の第
２の交流電源入力端子に接続されている。第ｎの
回路群１０５の第２の交流電源入力端子１２６は
LSIチツプ１０１の接地端子１２８に接続されて
いる。
２と同様の構造を有している。第１の回路群１０
２の第１の交流電源端子１１１はLSIチツプ１０
１の交流電源入力端子１２７に接続され、同端子
１２７には外部交流電源１３２が接続されてい
る。第１の回路群１０２の第２の交流電源入力端
子１１２は、第２の回路群１０３の第１の交流電
源入力端子１２１に配線１０７により接続されて
いる。第２の回路群１０３の第２の交流電源入力
端子１２２は、第３の回路群１０４の第１の交流
電源入力端子１２３に配線１０８により接続され
る。以下同様に第ｎの回路群１０５の第１の交流
電源入力端子１２５は第（ｎ−１）の回路群の第
２の交流電源入力端子に接続されている。第ｎの
回路群１０５の第２の交流電源入力端子１２６は
LSIチツプ１０１の接地端子１２８に接続されて
いる。
各回路群間の信号の伝達は信号配線の引き回し
によつて行なわれる。第１の回路群１０２から第
２の回路群１０３に信号を伝える配線１３３は、
第１の回路群１０２上のジヨセフソン素子１１９
から発して第２の回路群１０３にわたり、第２の
回路群１０３上の磁束結合型ジヨセフソン素子１
２０に磁束結合により信号を伝えた後、第１の回
路群１０２にもどつて、終端抵抗１３４を経て第
１の回路群１０２のグランドプレーンに接続され
る。このように第１の回路群１０２と第２の回路
群１０３の間で信号伝達は行なわれるが、電気的
には配線１０７以外では一切接触していない。す
なわち第１の回路群１０２の第１の電源入力端子
１１１に入力される交流電源電流は高周波におい
ては若干の位相の遅れはあるものの殆んどそのま
ま第２の電源入力端子１１２に現われる。そして
第２の回路群１０３への電源入力となる。
によつて行なわれる。第１の回路群１０２から第
２の回路群１０３に信号を伝える配線１３３は、
第１の回路群１０２上のジヨセフソン素子１１９
から発して第２の回路群１０３にわたり、第２の
回路群１０３上の磁束結合型ジヨセフソン素子１
２０に磁束結合により信号を伝えた後、第１の回
路群１０２にもどつて、終端抵抗１３４を経て第
１の回路群１０２のグランドプレーンに接続され
る。このように第１の回路群１０２と第２の回路
群１０３の間で信号伝達は行なわれるが、電気的
には配線１０７以外では一切接触していない。す
なわち第１の回路群１０２の第１の電源入力端子
１１１に入力される交流電源電流は高周波におい
ては若干の位相の遅れはあるものの殆んどそのま
ま第２の電源入力端子１１２に現われる。そして
第２の回路群１０３への電源入力となる。
各電源バスに接続される、給電抵抗１１７とジ
ヨセフソン素子１１８を直列接続した枝の個数は
等しいことが望ましい。レギユレータ１１５は各
回路群で共通の形状・特性を有する。そうすると
任意の回路群内のジヨセフソン素子１１８には同
じ値の電源電流が供給される。しかし、各電源バ
スに接続される枝の数を均等にそろえることはゲ
ートアレー等の規則的な構造でない場合には極め
て困難である。このためダミー抵抗１１６により
レギユレータに対する負荷を調整し、最終的に各
ジヨセフソン素子１１８への給電電流が均等にな
るようにする。
ヨセフソン素子１１８を直列接続した枝の個数は
等しいことが望ましい。レギユレータ１１５は各
回路群で共通の形状・特性を有する。そうすると
任意の回路群内のジヨセフソン素子１１８には同
じ値の電源電流が供給される。しかし、各電源バ
スに接続される枝の数を均等にそろえることはゲ
ートアレー等の規則的な構造でない場合には極め
て困難である。このためダミー抵抗１１６により
レギユレータに対する負荷を調整し、最終的に各
ジヨセフソン素子１１８への給電電流が均等にな
るようにする。
第３図には信号配線１３３がグランドプレーン
溝１０６を横切る部分の構造を示す。同図で３０
１は第１の回路群１０２のグランドプレーン、３
０２は第２の回路群の１０３のグランドプレーン
で、その間の溝１０６ではシリコン基板表面が露
出している。両グランドプレーン間の配線は、第
１図に示すように、第１の回路群１０２から第２
の回路群１０３に向う配線１３５と、逆に第２の
回路群１０３から第１の回路群１０２に向う配線
１３６とからなつているが、グランドプレーン溝
越え部においては、後者が第１の配線層３０４と
して構成され、前者が第２の配線層３０３として
構成される。両者はグランドプレーンに鉛直な方
向に縦に積み重ねられている。すなわち配線１３
５の配線層３０３が配線１３６の配線層３０４の
上に重畳する型となる。グランドプレーンの磁気
シールド効果は、溝部１０６では途切れてしま
う。このためもし配線１３５と１３６が積み重な
つていないと外来の雑音電磁場が配線１３３の形
成するループと鎖交し、誘電雑音を生じるおそれ
があり、ジヨセフソン素子１２０に誤つた信号が
伝えられる可能性がある。
溝１０６を横切る部分の構造を示す。同図で３０
１は第１の回路群１０２のグランドプレーン、３
０２は第２の回路群の１０３のグランドプレーン
で、その間の溝１０６ではシリコン基板表面が露
出している。両グランドプレーン間の配線は、第
１図に示すように、第１の回路群１０２から第２
の回路群１０３に向う配線１３５と、逆に第２の
回路群１０３から第１の回路群１０２に向う配線
１３６とからなつているが、グランドプレーン溝
越え部においては、後者が第１の配線層３０４と
して構成され、前者が第２の配線層３０３として
構成される。両者はグランドプレーンに鉛直な方
向に縦に積み重ねられている。すなわち配線１３
５の配線層３０３が配線１３６の配線層３０４の
上に重畳する型となる。グランドプレーンの磁気
シールド効果は、溝部１０６では途切れてしま
う。このためもし配線１３５と１３６が積み重な
つていないと外来の雑音電磁場が配線１３３の形
成するループと鎖交し、誘電雑音を生じるおそれ
があり、ジヨセフソン素子１２０に誤つた信号が
伝えられる可能性がある。
ここでグランドプレーン溝越部における配線遅
延について第４図により説明する。第１の回路群
内のジヨセフソン素子１１９から発して第２の回
路群内のジヨセフソン素子１２０に至る信号配線
は第１の回路群のグランドプレーン上の部分l1と
第２の回路群のグランドプレーン上の部分l2とは
分けて考えられる。グランドプレーン溝部１０６
の幅は数μm程度と小さくてよいので、この部分
の直接の配線遅延は考えなくてよい。さらにジヨ
セフソン素子１２０から第１の回路群上に設けら
れた終端抵抗１３４にもどる配線１３６の部分を
l3とする。ジヨセフソン素子１１９から１２０へ
の伝搬遅延は、単なるl1＋l2分の配線遅延ではな
い。すなわちl1の部分とl2の部分ではグランドプ
レーンが途切れているためインピーダンスが連続
ではない。このため配線１３５からジヨセフソン
素子１２０に到来した信号は、さらに配線１３６
を往復した反射波がもどつてこないと定常値にな
らない。このためジヨセフソン素子１１９と１２
０の間の配線遅延はl1＋l2＋2l3となるのである。
このため、l3の距離を極力短縮することが重要で
ある。
延について第４図により説明する。第１の回路群
内のジヨセフソン素子１１９から発して第２の回
路群内のジヨセフソン素子１２０に至る信号配線
は第１の回路群のグランドプレーン上の部分l1と
第２の回路群のグランドプレーン上の部分l2とは
分けて考えられる。グランドプレーン溝部１０６
の幅は数μm程度と小さくてよいので、この部分
の直接の配線遅延は考えなくてよい。さらにジヨ
セフソン素子１２０から第１の回路群上に設けら
れた終端抵抗１３４にもどる配線１３６の部分を
l3とする。ジヨセフソン素子１１９から１２０へ
の伝搬遅延は、単なるl1＋l2分の配線遅延ではな
い。すなわちl1の部分とl2の部分ではグランドプ
レーンが途切れているためインピーダンスが連続
ではない。このため配線１３５からジヨセフソン
素子１２０に到来した信号は、さらに配線１３６
を往復した反射波がもどつてこないと定常値にな
らない。このためジヨセフソン素子１１９と１２
０の間の配線遅延はl1＋l2＋2l3となるのである。
このため、l3の距離を極力短縮することが重要で
ある。
第５図には上記配線遅延を短縮するためのバツ
フア回路の使用法を示す。第１の回路群１０２か
らの出力信号５０５は第２の回路群１０３上に設
けられたバツフア回路５０１内のジヨセフソン素
子５０２に磁束結合により信号を伝達した後、第
１の回路群１０２の終端抵抗５０６を介して同回
路群のグランドプレーンに接続される。同図で５
０４は電源バス、５０３はそこからジヨセフソン
素子５０２に電源電流を供給する給電抵抗であ
る。バツフア回路５０１には、このようなジヨセ
フソン素子５０２が必要な信号本数分だけ並列に
並べられている。このバツフア回路は、グランド
プレーン溝１０６の直近に設けられており、第４
図のl2，l3に相当する配線遅延を短くする上で有
効である。
フア回路の使用法を示す。第１の回路群１０２か
らの出力信号５０５は第２の回路群１０３上に設
けられたバツフア回路５０１内のジヨセフソン素
子５０２に磁束結合により信号を伝達した後、第
１の回路群１０２の終端抵抗５０６を介して同回
路群のグランドプレーンに接続される。同図で５
０４は電源バス、５０３はそこからジヨセフソン
素子５０２に電源電流を供給する給電抵抗であ
る。バツフア回路５０１には、このようなジヨセ
フソン素子５０２が必要な信号本数分だけ並列に
並べられている。このバツフア回路は、グランド
プレーン溝１０６の直近に設けられており、第４
図のl2，l3に相当する配線遅延を短くする上で有
効である。
本発明によれば、外部端子から供給する交流電
源電流の値が分割した回路群の個数分の１だけに
減少するので、外部の交流電源の出力が小さくて
すむと同時に、チツプと実装基板（パツケージ、
カード、ボード等）との間の端子接続部における
クロストークを低減できる効果がある。
源電流の値が分割した回路群の個数分の１だけに
減少するので、外部の交流電源の出力が小さくて
すむと同時に、チツプと実装基板（パツケージ、
カード、ボード等）との間の端子接続部における
クロストークを低減できる効果がある。
第１図は、本発明の実施例によるジヨセフソン
論理回路の全体構成を示す図、第２図はジヨセフ
ソン集積回路チツプへの交流電源の供給方式の従
来例を示す図、第３図は本発明の実施例による回
路群間の信号配線接続方式を示す図、第４図は回
路群間の信号配線の回路図、第５図は回路群間の
信号配線で使用するバツフア回路の構成を示す図
である。 １０１…LSIチツプ、１０２〜１０５…回路
群、１１１，１１２，１２１〜１２６…交流電源
入力端子、１１５…レギユレータ、１１６…ダミ
ー抵抗、１２７…LSIチツプの交流電源入力端
子、１２８…LSIチツプの接地端子、１３２…外
部交流電源。
論理回路の全体構成を示す図、第２図はジヨセフ
ソン集積回路チツプへの交流電源の供給方式の従
来例を示す図、第３図は本発明の実施例による回
路群間の信号配線接続方式を示す図、第４図は回
路群間の信号配線の回路図、第５図は回路群間の
信号配線で使用するバツフア回路の構成を示す図
である。 １０１…LSIチツプ、１０２〜１０５…回路
群、１１１，１１２，１２１〜１２６…交流電源
入力端子、１１５…レギユレータ、１１６…ダミ
ー抵抗、１２７…LSIチツプの交流電源入力端
子、１２８…LSIチツプの接地端子、１３２…外
部交流電源。
Claims (1)
- １ グランドプレーン上に形成されたジヨセフソ
ン素子を含んだ回路ブロツクを複数個有するジヨ
セフソン論理回路であつて、上記第ｉ番目の回路
ブロツクのグランドプレーンと上記第ｊ番目の回
路ブロツクのグランドプレーンの間の配線は、上
記両グランドプレーンの間の溝部分を横切る形で
構成され、上記配線は上記両グランドプレーンと
は異なる第１及び第２の超電導信号配線層からな
り、上記第１及び第２の超電導信号配線層は上記
両グランドプレーンに垂直な方向に縦に積重なる
形で配線が配置されており、下側の第１の配線層
の配線と、上側の第２の配線層のどちらか一方が
第ｉ番目の回路ブロツクを発して第ｊ番目の回路
ブロツクに向う配線として、他方が第Ｊ番目の回
路ブロツクから第ｉ番目の回路ブロツクに戻る配
線として使用されていることを特徴とするジヨセ
フソン論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP892802A JPH02184088A (ja) | 1989-01-11 | 1989-01-11 | ジョセフソン論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP892802A JPH02184088A (ja) | 1989-01-11 | 1989-01-11 | ジョセフソン論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02184088A JPH02184088A (ja) | 1990-07-18 |
| JPH0577348B2 true JPH0577348B2 (ja) | 1993-10-26 |
Family
ID=11539510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP892802A Granted JPH02184088A (ja) | 1989-01-11 | 1989-01-11 | ジョセフソン論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02184088A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4210921A (en) * | 1978-06-30 | 1980-07-01 | International Business Machines Corporation | Polarity switch incorporating Josephson devices |
-
1989
- 1989-01-11 JP JP892802A patent/JPH02184088A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02184088A (ja) | 1990-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5338970A (en) | Multi-layered integrated circuit package with improved high frequency performance | |
| JP4373531B2 (ja) | 差動平衡信号伝送基板 | |
| US4831497A (en) | Reduction of cross talk in interconnecting conductors | |
| EP0475269B1 (en) | Integrated circuit device comprising a wiring substrate and connection method for logic circuits of an integrated circuit device | |
| US7545059B2 (en) | Chip-scale coils and isolators based thereon | |
| US6884706B2 (en) | High permeability thin films and patterned thin films to reduce noise in high speed interconnections | |
| US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
| JPH03212968A (ja) | 電気回路の相互接続システムおよび光電トランスミッタ | |
| JP3026387B2 (ja) | 半導体集積回路 | |
| JP3031966B2 (ja) | 集積回路装置 | |
| US5812384A (en) | Matrix filters for low-noise power distribution systems | |
| JP2003134177A (ja) | デジタル信号伝送回路の設計方法 | |
| JPH0577348B2 (ja) | ||
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| Gheewala | Packages for ultra-high speed GaAs ICs | |
| Klemmer | Inductance calculations for MCM system design and simulation | |
| US5146119A (en) | Switching circuit and its signal transmission method | |
| JP4524126B2 (ja) | 超電導ｓｆｑ回路 | |
| JPS61225842A (ja) | 半導体装置 | |
| US20250315708A1 (en) | Multi-plane differential quadrupole flux bias coil | |
| JPH04338683A (ja) | 超伝導集積回路素子とその実装方法 | |
| JPH0348455A (ja) | 半導体装置 | |
| JPS6038928A (ja) | ジヨセフソンレシ−バ回路 | |
| KR100443556B1 (ko) | 신호전달의 불확정성을 최소화하기 위한 배선 회로 | |
| JPS5824957B2 (ja) | ハンドウタイシユセキカイロヨウタソウハイセンキバン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |