JPH0578176B2 - - Google Patents
Info
- Publication number
- JPH0578176B2 JPH0578176B2 JP58233120A JP23312083A JPH0578176B2 JP H0578176 B2 JPH0578176 B2 JP H0578176B2 JP 58233120 A JP58233120 A JP 58233120A JP 23312083 A JP23312083 A JP 23312083A JP H0578176 B2 JPH0578176 B2 JP H0578176B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- inspection
- image
- circuit
- illumination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Die Bonding (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は電子部品などの検査装置、例えば集積
回路（IC）のダイスボンデイング組立工程にお
ける欠陥を自動的に検査するための装置に関す
る。
回路（IC）のダイスボンデイング組立工程にお
ける欠陥を自動的に検査するための装置に関す
る。
(2) 技術の背景
IC組立工程にはチツプ分離（ウエハを個々の
チツプに切断すること）、ダイボンデイング（前
記のチツプをパツケージにダイ付けすなわち装着
すること）、ワイヤボンデイング（パツケージに
ダイ付けされたチツプの電極とパツケージのリー
ドにワイヤを張ること）、封止（パツケージを封
止すること）などがあり、各工程とも自動化が進
んでいる。しかし、ICの信頼性を上げるための
各工程後の検査はまだ自動化されてなく、作業者
の目視検査に頼つている状況にある。
チツプに切断すること）、ダイボンデイング（前
記のチツプをパツケージにダイ付けすなわち装着
すること）、ワイヤボンデイング（パツケージに
ダイ付けされたチツプの電極とパツケージのリー
ドにワイヤを張ること）、封止（パツケージを封
止すること）などがあり、各工程とも自動化が進
んでいる。しかし、ICの信頼性を上げるための
各工程後の検査はまだ自動化されてなく、作業者
の目視検査に頼つている状況にある。
(3) 従来技術と問題点
現在、ダイボンデイング工程は自動化され、高
速加工が行われている。しかし、加工後の検査は
まだ作業者の目視検査に頼つているため、全数検
査（すべてのICの検査）が行なえない、また作
業者の個人差により検査基準が異なるなどの欠点
がある。またダイボンデイングにおいて、チツプ
が完全にダイ付けされていない状態でワイヤボン
デイングするとチツプが割れ、不良品を作ると同
じ結果になる問題がある。
速加工が行われている。しかし、加工後の検査は
まだ作業者の目視検査に頼つているため、全数検
査（すべてのICの検査）が行なえない、また作
業者の個人差により検査基準が異なるなどの欠点
がある。またダイボンデイングにおいて、チツプ
が完全にダイ付けされていない状態でワイヤボン
デイングするとチツプが割れ、不良品を作ると同
じ結果になる問題がある。
(4) 発明の目的
本発明は上記従来の問題に鑑み、作業者の目視
検査に頼つているダイボンデイング加工後検査を
自動化し、高速全数検査を可能にする装置を提供
することを目的とする。
検査に頼つているダイボンデイング加工後検査を
自動化し、高速全数検査を可能にする装置を提供
することを目的とする。
(5) 発明の構成
そしてこの目的は本発明によれば、撮像装置か
らの信号をアナログ／デジタル変換するＡ／Ｄ変
換器と、該Ａ／Ｄ変換器からの信号を記憶する画
像メモリと、ICチツプ位置を撮像するため垂直
落射照明する第１の照明装置と、該ICチツプの
４方から、該ICチツプの周囲を撮像するための
第２の照明装置と、該第１の照明による画像から
該ICチツプの位置を検出する位置検出回路と、
該第２の照明による画像と、ICチツプの位置と
からICチツプ周囲４方に該ICチツプの外周のそ
れぞれに対応する所定の検査領域を設定し、該検
査領域内におけるICチツプ周囲にはみ出したIC
チツプ取付部材の検査領域の全体に対する割合を
検査する取付部材検査回路と、該取付部材検査回
路の出力から、ダイボンデイング状態の良、不良
を自動判定する良、不良判定回路を具備したこと
を特徴とするダイボンデイング検査装置を提供す
ることによつて達成される。
らの信号をアナログ／デジタル変換するＡ／Ｄ変
換器と、該Ａ／Ｄ変換器からの信号を記憶する画
像メモリと、ICチツプ位置を撮像するため垂直
落射照明する第１の照明装置と、該ICチツプの
４方から、該ICチツプの周囲を撮像するための
第２の照明装置と、該第１の照明による画像から
該ICチツプの位置を検出する位置検出回路と、
該第２の照明による画像と、ICチツプの位置と
からICチツプ周囲４方に該ICチツプの外周のそ
れぞれに対応する所定の検査領域を設定し、該検
査領域内におけるICチツプ周囲にはみ出したIC
チツプ取付部材の検査領域の全体に対する割合を
検査する取付部材検査回路と、該取付部材検査回
路の出力から、ダイボンデイング状態の良、不良
を自動判定する良、不良判定回路を具備したこと
を特徴とするダイボンデイング検査装置を提供す
ることによつて達成される。
(6) 発明の実施例
以下本発明実施例を図面によつて詳説する。
ダイボンデイングとは第１図に示す如くウエハ
から分離されたICチツプ（ダイともいう）１を
パツケージ２のダイスステージ３に取り付ける工
程である。先ずダイスステージ３上に金ペレツト
４を載せ、その上からチツプ１をこすりつける。
これによつて金とシリコンの共晶が起り、チツプ
１がダイステージ３の上に固定される。なお第１
図において５はリードを示す。
から分離されたICチツプ（ダイともいう）１を
パツケージ２のダイスステージ３に取り付ける工
程である。先ずダイスステージ３上に金ペレツト
４を載せ、その上からチツプ１をこすりつける。
これによつて金とシリコンの共晶が起り、チツプ
１がダイステージ３の上に固定される。なお第１
図において５はリードを示す。
第２図はダイボンデイング後のパツケージのダ
イボンデイング部の拡大断面図である。共晶した
金シリコンの一部はチツプの側面に付着し、金シ
リコン・フイレツト６を形成する。フイレツト６
の有無によりダイボンデイングがうまくいつたか
どうかが判定されうる。なお第２図において７は
リードを示す。
イボンデイング部の拡大断面図である。共晶した
金シリコンの一部はチツプの側面に付着し、金シ
リコン・フイレツト６を形成する。フイレツト６
の有無によりダイボンデイングがうまくいつたか
どうかが判定されうる。なお第２図において７は
リードを示す。
第３図と第４図は本発明で使うICチツプと金
シリコンフイレツト画像入力方法を示すための図
であり、第３図ａにはICチツプ１を撮像するた
めの垂直落射照明のための照明系が示される。撮
像においては先ず第１の照明装置である照明１１
を点灯し、チツプ１の真上から照明する。この像
を真上のTVカメラ１３で撮像すると例えば第３
図ｂに示す画像が得られる。なお第３図において
は１５はハーフミラー、１６はレンズ、１７は
ICチツプ画像を示す。
シリコンフイレツト画像入力方法を示すための図
であり、第３図ａにはICチツプ１を撮像するた
めの垂直落射照明のための照明系が示される。撮
像においては先ず第１の照明装置である照明１１
を点灯し、チツプ１の真上から照明する。この像
を真上のTVカメラ１３で撮像すると例えば第３
図ｂに示す画像が得られる。なお第３図において
は１５はハーフミラー、１６はレンズ、１７は
ICチツプ画像を示す。
第４図ａは金シリコン・フイレツト６を撮像す
るための照明系の図で、第２の照明装置である照
明１２をICチツプ１の４方から照明し、真上の
TVカメラ１４で、フイレツトを撮像すると第４
図ｂに示す画像が得られる。なお図において１８
はフイレツト画像を示す。
るための照明系の図で、第２の照明装置である照
明１２をICチツプ１の４方から照明し、真上の
TVカメラ１４で、フイレツトを撮像すると第４
図ｂに示す画像が得られる。なお図において１８
はフイレツト画像を示す。
本装置の検査手順を第５図のブロツク図により
説明する。図においてＳは検査開始を示す。
説明する。図においてＳは検査開始を示す。
第５図にａで示すステツプにおいては照明１１
を点灯しICチツプ１の画像を入力する。かくし
て得られた画像は第６図に示される。
を点灯しICチツプ１の画像を入力する。かくし
て得られた画像は第６図に示される。
第５図にｂで示すステツプにおいては、前記ス
テツプａで得られた画像からICチツプ１の４コ
ーナのアドレスを求める。
テツプａで得られた画像からICチツプ１の４コ
ーナのアドレスを求める。
第５図にｃで示すステツプでは照明１２を点灯
し、金シリコン・フイレツト６の画像を入力す
る。金シリコン・フイレツト６の画像は第７図に
示される。
し、金シリコン・フイレツト６の画像を入力す
る。金シリコン・フイレツト６の画像は第７図に
示される。
第５図にｄで示すステツプにおいては、ステツ
プｂで求めたアドレスからステツプｃの画像のチ
ツプ外周（外周は第７図に点線で示す）を規定す
る。
プｂで求めたアドレスからステツプｃの画像のチ
ツプ外周（外周は第７図に点線で示す）を規定す
る。
第５図のｅのステツプにおいては、チツプ外周
から所定の検査エリア（領域、第８図に符号Ａで
示す）を設定する。
から所定の検査エリア（領域、第８図に符号Ａで
示す）を設定する。
第５図のｆのステツプにおいて、検査エリアＡ
内のフイレツト信号を計数し、その値が所定の値
（スライスレベル）以上ならば、“フイレツトあ
り”とする。
内のフイレツト信号を計数し、その値が所定の値
（スライスレベル）以上ならば、“フイレツトあ
り”とする。
計数すなわちハイ（high）レベルをみるための
試験は第９図に矢印の示す方向になし、１、０
のレベルを調べて１がいくつあるかを計数する。
１がいくつあつたかを走査し、計数信号を得た上
でそれをあるレベルでスライスし、どこまでフ
イレツト信号があつたかを試験する。スライスレ
ベルはノイズ等を考慮してオフセツトを設け
る。
試験は第９図に矢印の示す方向になし、１、０
のレベルを調べて１がいくつあるかを計数する。
１がいくつあつたかを走査し、計数信号を得た上
でそれをあるレベルでスライスし、どこまでフ
イレツト信号があつたかを試験する。スライスレ
ベルはノイズ等を考慮してオフセツトを設け
る。
最後に第５図のｇに示すステツプにおいて検査
エリア全体の何％にフイレツト６が存在するかを
求め、その値が所定の値（検査基準）以上なら良
品、未満なら不良品と判定する。
エリア全体の何％にフイレツト６が存在するかを
求め、その値が所定の値（検査基準）以上なら良
品、未満なら不良品と判定する。
次に本発明装置の構成と動作を第１０図のブロ
ツク図を参照して説明する。
ツク図を参照して説明する。
照明装置１１を点灯し、IC１をTVカメラ１３
で撮像する。そのビデオ信号はTVカメラ駆動回
路２２を通り、Ａ／Ｄ変換器２３でアナログ・デ
イジタル変換され、画像メモリ２４に格納され
る。画像メモリ２４のデータから位置検出回路２
５でICチツプコーナ・アドレスを求める。以上
は第５図のａ〜ｂのステツプに該当する。
で撮像する。そのビデオ信号はTVカメラ駆動回
路２２を通り、Ａ／Ｄ変換器２３でアナログ・デ
イジタル変換され、画像メモリ２４に格納され
る。画像メモリ２４のデータから位置検出回路２
５でICチツプコーナ・アドレスを求める。以上
は第５図のａ〜ｂのステツプに該当する。
次に照明装置１２を点灯し、IC１をTVカメラ
１３で撮像する。そのビデオ信号は同様にして画
像メモリ２４に格納され、画像メモリ２４のデー
タからフイレツト検査回路２６でフイレツトの検
査をする。以上は第５図のｃ〜ｆのステツプに該
当する。
１３で撮像する。そのビデオ信号は同様にして画
像メモリ２４に格納され、画像メモリ２４のデー
タからフイレツト検査回路２６でフイレツトの検
査をする。以上は第５図のｃ〜ｆのステツプに該
当する。
更に良、不良判定回路２７でダイボンデイング
の良、不良を判定する。これは第５図のステツプ
ｇに該当する。
の良、不良を判定する。これは第５図のステツプ
ｇに該当する。
なお制御装置２１はこの検査装置全体を制御す
るためのものである。すなわち、制御装置２１
は、照明装置１１，１２の切り換え、および画像
メモリ２４、位置検出回路２５、フイレツト検査
回路２６、良、不良判定回路２７の動作指示を行
うものである。
るためのものである。すなわち、制御装置２１
は、照明装置１１，１２の切り換え、および画像
メモリ２４、位置検出回路２５、フイレツト検査
回路２６、良、不良判定回路２７の動作指示を行
うものである。
以上、金とシリコンの共晶を利用するダイボン
デイング加工後の検査を例に本発明の実施例を説
明した。その他の導電性樹脂あるいは接着剤によ
るダイボンデイングに対しても同様に検査でき
る。
デイング加工後の検査を例に本発明の実施例を説
明した。その他の導電性樹脂あるいは接着剤によ
るダイボンデイングに対しても同様に検査でき
る。
(7) 発明の効果
以上詳細に説明した如く本発明によれば、撮像
装置、照明装置、Ａ／Ｄ変換器、画像メモリおよ
び検査回路からなるICチツプなどの検査装置に
おいて、試料例えばICチツプの取付けの具合を、
この取付け部材の形状によつて自動的に検査する
ことが可能となり、また全数検査が可能となるの
で、半導体装置の信頼性向上に効果大である。
装置、照明装置、Ａ／Ｄ変換器、画像メモリおよ
び検査回路からなるICチツプなどの検査装置に
おいて、試料例えばICチツプの取付けの具合を、
この取付け部材の形状によつて自動的に検査する
ことが可能となり、また全数検査が可能となるの
で、半導体装置の信頼性向上に効果大である。
第１図はダイボンデイングを説明するための分
解斜視図、第２図はダイボンデイング部の拡大断
面図、第３図はICチツプ画像入力方法を示す図、
第４図は金シリコンフイレツト画像入力方法を示
す図、第５図は本発明装置の検査手順を示す図、
第６図はICチツプ画像を模式的に示す図、第７
図はフイレツト画像を模式的に示す図、第８図は
検査エリアを示す図、第９図はフイレツトの計数
原理を示す図、第１０図はダイ付け検査装置構成
ブロツク図である。 １……ICチツプ、２……パツケージ、３……
ダイスステージ、４……金ペレツト、５……リー
ド、６……金シリコン・フイレツト、１１，１２
……照明、１３，１４……TVカメラ、１５……
ハーフミラー、１６……レンズ、１７……ICチ
ツプ画像、１８……フイレツト画像、２１……制
御回路、２２……TVカメラ駆動回路、２３……
Ａ／Ｄ変換器、２４……画像メモリ、２５……位
置検出回路、２６……金シリコンフイレツト検出
回路、２７……良、不良判定回路、Ａ……検査エ
リア、Ｓ……検査開示、ａ……ICチツプ画像入
力、ｂ……ICチツプコーナ検出、ｃ……金シリ
コン・フイレツト画像入力、ｄ……ICチツプ外
周検出、ｅ……検査エリア設定、ｆ……検査エリ
ア内フイレツト信号計数、ｇ……良、不良判定、
……計数方向、……スライスレベル。
解斜視図、第２図はダイボンデイング部の拡大断
面図、第３図はICチツプ画像入力方法を示す図、
第４図は金シリコンフイレツト画像入力方法を示
す図、第５図は本発明装置の検査手順を示す図、
第６図はICチツプ画像を模式的に示す図、第７
図はフイレツト画像を模式的に示す図、第８図は
検査エリアを示す図、第９図はフイレツトの計数
原理を示す図、第１０図はダイ付け検査装置構成
ブロツク図である。 １……ICチツプ、２……パツケージ、３……
ダイスステージ、４……金ペレツト、５……リー
ド、６……金シリコン・フイレツト、１１，１２
……照明、１３，１４……TVカメラ、１５……
ハーフミラー、１６……レンズ、１７……ICチ
ツプ画像、１８……フイレツト画像、２１……制
御回路、２２……TVカメラ駆動回路、２３……
Ａ／Ｄ変換器、２４……画像メモリ、２５……位
置検出回路、２６……金シリコンフイレツト検出
回路、２７……良、不良判定回路、Ａ……検査エ
リア、Ｓ……検査開示、ａ……ICチツプ画像入
力、ｂ……ICチツプコーナ検出、ｃ……金シリ
コン・フイレツト画像入力、ｄ……ICチツプ外
周検出、ｅ……検査エリア設定、ｆ……検査エリ
ア内フイレツト信号計数、ｇ……良、不良判定、
……計数方向、……スライスレベル。
Claims (1)
- 【特許請求の範囲】 １ 撮像装置からの信号をアナログ／デジタル変
換するＡ／Ｄ変換器と、 該Ａ／Ｄ変換器からの信号を記憶する画像メモ
リと、 ICチツプ位置を撮像するため垂直落射照明す
る第１の照明装置と、該ICチツプの４方から、
該ICチツプの周囲を撮像するための第２の照明
装置と、 該第１の照明による画像から該ICチツプの位
置を検出する位置検出回路と、 該第２の照明による画像と、ICチツプの位置
とからICチツプ周囲４方に該ICチツプの外周の
それぞれに対応する所定の検査領域を設定し、該
検査領域内におけるICチツプ周囲にはみ出した
ICチツプ取付部材の検査領域の全体に対する割
合を検査する取付部材検査回路と、 該取付部材検査回路の出力から、ダイボンデイ
ング状態の良、不良を自動判定する良、不良判定
回路を具備したことを特徴とするダイボンデイン
グ検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23312083A JPS60125547A (ja) | 1983-12-09 | 1983-12-09 | 検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23312083A JPS60125547A (ja) | 1983-12-09 | 1983-12-09 | 検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60125547A JPS60125547A (ja) | 1985-07-04 |
| JPH0578176B2 true JPH0578176B2 (ja) | 1993-10-28 |
Family
ID=16950072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23312083A Granted JPS60125547A (ja) | 1983-12-09 | 1983-12-09 | 検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60125547A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001194322A (ja) * | 2000-01-14 | 2001-07-19 | Sharp Corp | 外観検査装置及び検査方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368847A (en) * | 1976-12-01 | 1978-06-19 | Hitachi Ltd | Automatic appearance inspecting device |
| JPS5733304A (en) * | 1980-08-06 | 1982-02-23 | Hitachi Ltd | Method and device for shape inspection |
| JPS57198638A (en) * | 1981-05-30 | 1982-12-06 | Toshiba Corp | Detection of wire bonding state and device therefore |
-
1983
- 1983-12-09 JP JP23312083A patent/JPS60125547A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60125547A (ja) | 1985-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4688939A (en) | Method and apparatus for inspecting articles | |
| US20020125043A1 (en) | Semiconductor packaging structure, packaging board and inspection method of packaging conditions | |
| JP2851151B2 (ja) | ワイヤボンディング検査装置 | |
| JPH09504401A (ja) | ボールボンド検査システム用の方法および装置 | |
| JPH0376137A (ja) | ワイヤボンディング検査装置 | |
| US6339337B1 (en) | Method for inspecting semiconductor chip bonding pads using infrared rays | |
| JPS60125547A (ja) | 検査装置 | |
| JPS60227431A (ja) | ダイボンデイング状態の検査装置 | |
| JP3419118B2 (ja) | 外観検査装置 | |
| KR950004592B1 (ko) | 접합부의 검사 방법 | |
| JPH0576185B2 (ja) | ||
| JP2842486B2 (ja) | 透明モールドｉｃ検査装置 | |
| JPH07294450A (ja) | 高密度表面実装基板の半田付検査方法 | |
| JPS6117310B2 (ja) | ||
| JPH033941B2 (ja) | ||
| JPS59144140A (ja) | ワイヤボンデイング部の検査方法 | |
| JPS62274205A (ja) | リ−ド平坦度検査方法および装置 | |
| JP2003141509A (ja) | 基板検査方法およびその装置 | |
| JPH05288687A (ja) | リード検査装置 | |
| JPS6336543A (ja) | 半導体装置の自動検査方法及び検査装置 | |
| KR20000001920A (ko) | 본딩와이어 검사장치 및 그 검사방법 | |
| JPS59663A (ja) | 波形テスト方法 | |
| JPS634348B2 (ja) | ||
| JPH01140636A (ja) | 半導体組立装置 | |
| JPH047448B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |