JPH057905B2 - - Google Patents

Info

Publication number
JPH057905B2
JPH057905B2 JP5193682A JP5193682A JPH057905B2 JP H057905 B2 JPH057905 B2 JP H057905B2 JP 5193682 A JP5193682 A JP 5193682A JP 5193682 A JP5193682 A JP 5193682A JP H057905 B2 JPH057905 B2 JP H057905B2
Authority
JP
Japan
Prior art keywords
frame
loop
abnormal
elastic memory
frames
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5193682A
Other languages
English (en)
Other versions
JPS58170150A (ja
Inventor
Akira Myasaka
Yukihiro Ando
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5193682A priority Critical patent/JPS58170150A/ja
Publication of JPS58170150A publication Critical patent/JPS58170150A/ja
Publication of JPH057905B2 publication Critical patent/JPH057905B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ループネツトワークにおいて巡回す
るフレームの位相合わせを行うための、フレー
ム・アライナに関するものである。
〔従来技術と問題点〕
第2図は、ループネツトワークにおける多重通
信用のフレーム構成を示し、第3図は、ループネ
ツトワークのシステム構成図を示す。
複数の端局A,B,Cを順次連ねてなるループ
ネツトワークにおける多重通信は、ループ11中
のフレーム発生部(フレームアライナ20中に設
けられる)において発生したフレーム1,2,3
を順次ループ中に巡回させる。各端局A,B,C
においては、自局に属するタイムスロツト(第2
図は、タイムスロツトaは、端局A,B間の通信
用、タイムスロツトbは、端局B,C間の通信
用、タイムスロツトCは端局C,A間の通信用に
割り当てられているものとする。)に依存する自
局あてのデータを取り込むとともに、そのタイム
スロツトに他局あてのデータを乗せて送出するこ
とによつて通信が行われる。この場合、ループ1
1を一巡して戻るフレーム1,2,3とフレーム
発生部において発生するフレームとはループ11
の伝送路遅延により一般に位相が一致しない。従
つてこのままでは、フレーム上のデータをフレー
ム発生部を越えて伝送することができない。その
ためフレーム・アライナ20を設けて、ループを
一巡したフレームとフレーム発生部において発生
するフレームとの位相合わせを行うようにしてい
る。
このようなループネツトワークにおいて、ルー
プ内を巡回するフレームに異常がある場合、この
異常フレームは、どの端局でも受信されないの
で、通信に使用できないフレームがループ内にい
つまでも残つてしまう。従つて、フレーム・アラ
イナ20にて、この異常フレームを検出し、消去
する必要がある。
フレーム・アライナ20では、受信フレームの
ビツト誤り等を検出すると、この受信フレームを
消去し、その代わり空フレームを作成して、ルー
プ11に送信していた。
パケツト型ネツトワークでは、通常タイムスロ
ツトa,b,cは固定的に割り当てられるのでは
なく、いずれの端局でも使用可能であるため、異
常フレームを空フレームに書き代えても問題はな
い。
しかしながら、通信開始時に、各端局が特定の
タイムスロツトを捕獲し、このタイムスロツトを
通信中専有するような回線交換型のループネツト
ワークでは、次のような問題が生ずる。即ち、こ
のような回線交換型のループネツトワークでは、
通信中に空フレームが1個でも入ることは回線の
断を意味する。そしてその空フレームを通信中の
端局と違う他の端局が捕獲し、データを送信する
と、送信中の端局の通信が途だえ異常を発生させ
ることになる。このため回線交換型ループネツト
ワークでは異常フレームを空フレームにすること
はできない。即ち各端局において受信したフレー
ムに異常があつたことを検知すると、対局警報情
報としてそのフレームのセンドビツトに“1”を
立てる。また受信したフレームに送信先端局を示
すアドレスが無い、不明アドレス等が存在する場
合は、フレーム・アライナにおいてこの異常フレ
ームを消去するとともにその部分に空フレームを
挿入することによつて、処理が行われていた。し
かしながら空フレームが回線の確立手順に誤動作
を与えることがある。すなわち通信中に特定のタ
イムスロツトを独占した固定した回線によつて通
信中の回線に他局の割り込みを許すこととなり、
通信に障害を与える。
〔発明の目的〕
本発明は、このような従来技術の問題点を解決
しようとするものであつて、その目的は、回線交
換型ループネツトワークにおいてフレーム・アラ
イナが異常フレームを受信したとき、これを消去
してその直前の正常なフレームを再送するように
することによつて、異常フレームの巡回を防止す
ることができるとともに回線断を生じさせること
がなく、従つて正確な通信を行うことができるフ
レーム・アライナを提供することにある。
本発明は、上記の目的を達成するために、回線
交換型ループネツトワークにおいてループを一巡
したフレームをエラステイツクメモリに書き込ん
でフレーム送出タイミングに合わせて読み出すこ
とによつてループを巡回するフレームの位相合わ
せを行うフレーム・アライナにおいて、1フレー
ム分またはそれ異常の容量を有するバツフアメモ
リを設け、平常時該バツフアメモリに受信フレー
ムを書き込んで1フレームまたはそれ以上遅延さ
せた後それを読み出して前記エラステイツクメモ
リに書き込むようにし、以上フレーム発生時前記
エラステイツクメモリへの書き込みを禁止にする
と共に該エラステイツクメモリに書き込まれてい
る異常フレーム発生前のフレームを読み出してル
ープ上に再送するようにしたこと特徴とするフレ
ーム・アライナとしての構成を有する。
〔発明の実施例〕
第1図は本発明のフレーム・アライナの一実施
例の構成を示している。第1図において、1は同
期引込部、2は1フレーム・バツフアメモリ、3
はエラステイツクメモリ、4はフレーム発生部、
5はフレーム・パータン挿入部、6は異常フレー
ム検出部である。
受信信号は同期引込部1に加えられ、これに
よつて同期引込部1は受信信号からフレーム同期
情報を抽出する。受信信号は1フレーム・バツ
フアメモリ2にも与えられており、1フレーム・
バツフアメモリ2にも与えられており、1フレー
ム・バツフアメモリ2は同期引込み部1からの受
信フレームのタイミングを示すタイミング信号
によつて受信信号を1フレーム分読み込むととも
に、同じタイミング信号によつてこれを読み出す
ことによつて、受信信号に比べて1フレーム遅
延させた出力信号を生じ、出力信号はエラス
テイツクメモリ3に加えられる。エラステイツク
メモリ3には、同期引込部1から受信フレームの
タイミングを示すタイミング信号が加えられて
いるとともに、フレーム発生部4から送信フレー
ムのタイミングを示すタイミング信号が加えら
れており、これによつて信号は送信フレームと
位置が揃えられて出力信号を生じ、信号はフ
レーム・パターン挿入部5に加えられる。一方、
フレーム発生部4は送信フレーム作成のためのフ
レーム・パターン信号を発生し、フレーム・パ
ターン挿入部5に入力する。フレーム・パターン
挿入部5はフレーム・パターン信号と、これと
タイミングを合わせられた信号とから送信フレ
ームを作成し、送信信号として出力する。
受信番号は異常フレーム検出部6にも加えら
れており、異常フレーム検出部6は受信信号に
おける異常フレームの有無を常時監視し、異常フ
レームが検出されたとき書込禁止信号を発生す
る。異常フレーム検出部6には、このような監視
および信号出力におけるタイミングをとるため
に、同期引込み部1からタイミング信号が加え
られている。書込禁止信号はエラステイツクメ
モリ3に加えられ、これによつてエラステイツク
メモリ3における新たなデータの書き込みが禁止
される。エラステイツクメモリ3の入力信号
は、1フレームバツフアメモリ2により1フレー
ム遅延される。従つて異常フレーム検出部6の入
力信号に比べて入力信号は1フレーム分遅れ
たものとなるため、エラステイツクメモリ3で
は、1フレームバツフアメモリ2に格納された異
常フレームの書き込みが禁止される。従つてエラ
ステイツクメモリ3には異常フレームを受信する
前に受信したフレーム(正常なフレーム)が残つ
ている。
エラステイツクメモリ3の読み出し側は常時動
作しており、異常フレームの検出によつてエラス
テイツクメモリ3が書き込み禁止されると、異常
フレームを受信する前に書き込まれて、そのまま
上書きされず残つている正常なフレームがエラス
テイツクメモリ3から読み出される。即ち、エラ
ステイツクメモリ3から同じフレームが2度続け
て読出されることになる。エラステイツクメモリ
3から読出された、1フレーム前の正常なフレー
ムはフレーム・パターン挿入部5を経て送信フレ
ームとして送出される。このようにして異常フレ
ーム受信時、異常フレームの1フレーム前に受信
していた正常フレームを再送することができる。
つまり、異常フレーム受信時には、この異常フレ
ームのエラステイツクメモリへの書込みをやめ、
1フレーム前に書き込まれた正常なフレームを残
すようにしている。従つた端局間の通信を中断す
ることなく、異常フレームを消去することができ
る。なお、1フレーム・バツフアメモリはその容
量が1フレーム分に限るものでなく、1フレーム
以上であればよいことは言うまでもない。すなわ
ち、異常フレームを検出するのに1フレーム以上
かかる場合もあり、この場合はその時間後にエラ
ステイツクメモリの書き込みを禁止する必要があ
るので、ハツフアメモリの容量は異常フレームを
検出するのに必要な時間分以上とすればよい。
なお、受信側の端局では、同一データを受信す
ることによつて、異常が検出されるが、回線断と
はならないので、何らかの方法によつて、復旧す
ることができる。ただし、復旧の方法について
は、本発明の範囲外であるので、ここでは言及し
ない。
以上の実施例では、簡単のために1フレームが
1タイムスロツトを有する場合を例に説明した
が、第2図、第3図に示すように、フレームを時
分割多重形式で複数のタイムスロツトを用いて複
数の回線として使用している場合は、次のように
実現できる。異常フレーム検出部において各タイ
ムスロツトごとに監視を行い、異常が発生したタ
イムスロツトのみ書き込みを禁止するようにする
ことによつて、各回線ごとに独立して正常フレー
ムの再送を行うのである。
〔発明の効果〕
以上説明したように本発明のフレーム・アライ
ナによれば、ループネツトワークにおいて巡回す
るフレームに異常が発生した場合、異常フレーム
を消去するに際して空フレーム等の予め定められ
たフレームを挿入することなく、異常フレーム受
信直前の正常なフレームを再送することができる
ので、通信手順に障害を与えることなく異常フレ
ームを消去することができて、甚だ効果的であ
る。
【図面の簡単な説明】
第1図は本発明のフレーム・アライナの一実施
例の構成を示すブロツク図、第2図は、1フレー
ムの構成例、第3図は、フレームを時分割多重形
式で複数のタイムスロツトを用いて複数の回線と
して使用する例を示す。 1……同期引込部、2……1フレームバツフア
メモリ、3……エラステイツクメモリ、4……フ
レーム発生部、5……フレーム・パターン挿入
部、6……異常フレーム検出部。

Claims (1)

    【特許請求の範囲】
  1. 1 回線交換型ループネツトワークにおいてルー
    プを一巡したフレームをエラステイツメモリに書
    き込んでフレーム送出タイミングに合わせて読み
    出すことによつてループを巡回するフレームの位
    相合わせを行うフレーム・アライナにおいて、1
    フレーム分またはそれ以上の容量を有するバツフ
    アメモリを設け、平常時該バツフアメモリに受信
    フレームを書き込んで1フレームまたはそれ以上
    遅延させた後それを読み出して前記エラステイツ
    クメモリに書き込むようにし、異常フレーム発生
    時前記エラステイツクメモリへの書き込みを禁止
    にすると共に該エラステイツクメモリに書き込ま
    れている異常フレーム発生前のフレームを読み出
    してループ上に再送するようにしたこと特徴とす
    るフレーム・アライナ。
JP5193682A 1982-03-30 1982-03-30 フレ−ム・アライナ Granted JPS58170150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5193682A JPS58170150A (ja) 1982-03-30 1982-03-30 フレ−ム・アライナ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5193682A JPS58170150A (ja) 1982-03-30 1982-03-30 フレ−ム・アライナ

Publications (2)

Publication Number Publication Date
JPS58170150A JPS58170150A (ja) 1983-10-06
JPH057905B2 true JPH057905B2 (ja) 1993-01-29

Family

ID=12900747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5193682A Granted JPS58170150A (ja) 1982-03-30 1982-03-30 フレ−ム・アライナ

Country Status (1)

Country Link
JP (1) JPS58170150A (ja)

Also Published As

Publication number Publication date
JPS58170150A (ja) 1983-10-06

Similar Documents

Publication Publication Date Title
EP0492440B1 (en) Cell transmission phase and rate converting circuit
US5677931A (en) Transmission path switching apparatus
US4580279A (en) Elastic store slip control and maintenance circuit
US5107495A (en) Frame synchronization system
JPH057905B2 (ja)
US6389553B1 (en) Redundant link delay maintenance circuit and method
US5121392A (en) Synchronous to non-synchronous data line pair interface apparatus
JP3261614B2 (ja) 信号処理システム、信号処理方法、記憶媒体
JP3170827B2 (ja) ポーリングデータ収集システム
JP2793456B2 (ja) 伝送路切替方式
JP2885538B2 (ja) 固定長データ転送用バッファの誤動作検出方式および復旧方式
JP2998635B2 (ja) 警報転送方式
JP2739528B2 (ja) Sd信号データのtssi保証方式
JPS58130646A (ja) ル−プ伝送方式
JP2746203B2 (ja) 伝送路無瞬断切替システムおよび方法
JP3106962B2 (ja) データ伝送経路の識別情報生成システム
JP3268337B2 (ja) 回線切替方式
JPH06252906A (ja) 同期制御方式
JPH03139040A (ja) ループ状伝送路における中央同期装置
US7124182B2 (en) Method for real-time detection of which units are present on an arcnet
JPS6331244A (ja) ル−プ伝送装置
JPH0546729B2 (ja)
JPH0528538B2 (ja)
JPH04243336A (ja) フレーム同期検出方式
JPH0577225B2 (ja)