JPH0581093A - 双方向チエーン処理方式 - Google Patents

双方向チエーン処理方式

Info

Publication number
JPH0581093A
JPH0581093A JP3240707A JP24070791A JPH0581093A JP H0581093 A JPH0581093 A JP H0581093A JP 3240707 A JP3240707 A JP 3240707A JP 24070791 A JP24070791 A JP 24070791A JP H0581093 A JPH0581093 A JP H0581093A
Authority
JP
Japan
Prior art keywords
entry
link information
information storage
index
duplex chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3240707A
Other languages
English (en)
Inventor
Keiichi Tsunoda
桂一 角田
Masayuki Higuchi
雅之 樋口
Shigemi Kodama
繁美 児玉
Hiroyuki Ichikawa
博之 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIIGATA NIPPON DENKI SOFTWARE KK
NEC Software Niigata Ltd
Original Assignee
NIIGATA NIPPON DENKI SOFTWARE KK
NEC Software Niigata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIIGATA NIPPON DENKI SOFTWARE KK, NEC Software Niigata Ltd filed Critical NIIGATA NIPPON DENKI SOFTWARE KK
Priority to JP3240707A priority Critical patent/JPH0581093A/ja
Publication of JPH0581093A publication Critical patent/JPH0581093A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【構成】双方向チェーンを持つテーブルの各エントリ1
〜5に物理的な順番を示すインデックスを付し、前後エ
ントリ1〜5が持つインデックスの合計をリンク情報と
してリンク情報格納領域6〜10に格納する。 【効果】唯一のリンク情報格納領域を各エントリに確保
することにより、双方向チェーンのテーブル構造を実現
することができるため、メモリの節約を達成できるとと
もに、インデックスと加減算を使用しているため、アド
レスやプール演算を扱えないコンピュータ言語でも使用
できるので、メモリを節約しつつ双方向チェーンのテー
ブルを構築達成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、双方向チェーン処理方
式、特に、リンク情報を用いて双方向チェーンを処理す
る双方向チェーン処理方式に関する。
【0002】
【従来の技術】従来の双方向チェーン処理方式は、一つ
の例では双方向チェーンを持つテーブル構造が、前後の
エントリのインデックス値、あるいはアドレス値を、す
べてのエントリに前方向および後方向のリンク情報とし
てそれぞれ保持させることにより実現している。
【0003】また、従来の双方向チェーン処理方式は他
の例では、「テーブル処理における双方向リスト構成方
式(特開昭63−219032)」に掲載されているよ
うに次のようにすることで1つのリンク情報で実現して
いる。
【0004】あらかじめ前方向と後方向の隣り合うテー
ブルのアドレスの排他的論理和を算出し、各テーブルの
ポインタ領域に格納しておく。
【0005】順方向の場合、現在処理しているテーブル
のポインタ領域の内容と順方向で1つ前のテーブルのア
ドレスとの排他的論理和を算出することにより、順方向
で1つ後のテーブルのアドレスを求める。
【0006】また、逆方向の場合、現在処理しているテ
ーブルのポインタ領域の内容と逆方向で1つ前のテーブ
ルのアドレスとの排他的論理和を算出することにより、
逆方向で1つ後のテーブルのアドレスを求める。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな上述した従来の双方向チェーン処理方式は、前方向
および後方向のリンク情報を格納する処理方式では、二
つのリンク情報格納領域が必要であるため、リンク情報
格納領域が占有するメモリサイズがエントリ数の大きな
テーブル程、無視できなくなるという欠点がある。
【0008】また、前後のエントリのアドレス値の排他
的論理和を格納する処理方式では、リンク情報格納領域
を一つにすることでメモリを節約できるが、アドレスに
ついてブール演算が扱えるプログラム言語を必要とする
という欠点があった。
【0009】
【課題を解決するための手段】本発明の双方向チェーン
処理方式は、双方向チェーンを持つテーブルの各エント
リに物理的な順番を示すインデックスを付し、前後のエ
ントリが持つインデックスの合計をリンク情報としてリ
ンク情報格納領域に格納するように構成される。
【0010】
【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明する。
【0011】図1は本発明の一実施例を示すリンク状態
図である。
【0012】図1に示す双方向チェーン処理方式におい
て、エントリ1は始端となるエントリでありインテック
ス値=1を持ち、エントリ2は終端となるエントリであ
りインデックス値=2を持つ。エントリ3〜5は中間に
位置するエントリである。
【0013】リンク情報格納領域6〜10は、(1)式
の結果であるリンク情報Aを格納している。なお、リン
ク情報格納領域6を計算する場合の前方向エントリのイ
ンデックス値は“0”とし、リンク情報格納領域7を計
算する場合の後方向エントリのインデックス値は“0”
とする。
【0014】さらに、リンク状態a〜dは各エントリ間
の正順方向のリンク状態を示し、リンク状態e〜hは各
エントリ間の逆順方向のリンク状態を示す。
【0015】順方向チェーンは、エントリ1→エントリ
4→エントリ3→エントリ5→エントリ2とし、逆順方
向のチェーンは、前記順方向チェーンの逆向きとする。
【0016】以下の説明では、チェーンを辿ってi番目
のエントリのインデックス値をI(i)として表す。
【0017】ここで、正順検索の場合はエントリ1を1
番目と数え、逆順検索の場合はエントリ2を1番目と数
える。
【0018】インデックスI(i)のエントリiのリン
ク情報格納領域の値であるリンク情報Aは次の(1)式
で示される。
【0019】 A=I(i−1)+I(i+1)・・・(1) また、後続エントリ(i+1)のインデックス値I(i
+1)は、次の(2)式で示されるリンク値Bとして求
められる。
【0020】 B=A−I(i−1)・・・(2) さて、正順検索ではリンク状態a〜dを用いるが、エン
トリ3からエントリ5のインデックス値I(4)を求め
る場合は、式(3)に示すようとなる。
【0021】 エントリ5の エントリ3の エントリ4の インデックス値=リンク情報格納領域8の値−インデックス ={I(2)+I(4)}−I(2) ・・・(3) =I(4) また、逆順検索はリンク状態e〜hを用いるが、エント
リ3からエントリ4のインデックス値I(2)を求める
場合は、式(4)に示すようとなる。
【0022】 エントリ4の エントリ3の エントリ5の インデックス値=リンク情報格納領域8の値−インデックス ={I(2)+I(4)}−I(4) ・・・(4) =I(2) なお、式(2)で示されるリンク情報Bが“1”か
“2”かを判定することで、検索の終了を判断できる。
【0023】
【発明の効果】本発明の双方向チェーン処理方式は、唯
一のリンク情報格納領域を各エントリに確保することに
より、双方向チェーンのテーブル構造を実現することが
できるため、メモリの節約を達成できるとともに、イン
デックスと加減算を使用しているため、アドレスやプー
ル演算を扱えないコンピュータ言語でも使用できるの
で、メモリを節約しつつ双方向チェーンのテーブルを構
築達成できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すリンク状態図。
【符号の説明】
1〜4 エントリ 6〜10 リンク情報格納領域 a〜h リンク状態
───────────────────────────────────────────────────── フロントページの続き (72)発明者 市川 博之 新潟県新潟市万代四丁目4番27号新潟日本 電気ソフトウエア株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 双方向チェーンを持つテーブルの各エン
    トリに物理的の順番を示すインデックスを付し、前後の
    チェーンのエントリが持つインデックスの合計を当該エ
    ントリのリンク情報としてリンク情報格納領域に格納す
    ることを特徴とする双方向チェーン処理方式。
  2. 【請求項2】 後続エントリのインデックス値を当該エ
    ントリのリンク情報と先行するエントリのインデックス
    値との差により求めることを特徴とする双方向チェーン
    処理方式。
JP3240707A 1991-09-20 1991-09-20 双方向チエーン処理方式 Pending JPH0581093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3240707A JPH0581093A (ja) 1991-09-20 1991-09-20 双方向チエーン処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3240707A JPH0581093A (ja) 1991-09-20 1991-09-20 双方向チエーン処理方式

Publications (1)

Publication Number Publication Date
JPH0581093A true JPH0581093A (ja) 1993-04-02

Family

ID=17063514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3240707A Pending JPH0581093A (ja) 1991-09-20 1991-09-20 双方向チエーン処理方式

Country Status (1)

Country Link
JP (1) JPH0581093A (ja)

Similar Documents

Publication Publication Date Title
EP0181516A2 (en) Data processing apparatus having efficient min and max functions
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
JPH0581093A (ja) 双方向チエーン処理方式
US5751999A (en) Processor and data memory for outputting and receiving data on different buses for storage in the same location
JPH0371327A (ja) 非同期比較動作を行う2進大小比較器および比較器セルとその方法
JPH01273132A (ja) マイクロプロセッサ
KR100457040B1 (ko) 곱셈 누산 명령을 이용한 데이터 처리 장치 및 방법
JPS619766A (ja) デ−タ転送装置
JPH05108345A (ja) 分岐命令処理装置
JPH0743942B2 (ja) 複合連想メモリ
JP2511063B2 (ja) パイプライン制御方式
JPS60136866A (ja) 文字推定装置
JP3473506B2 (ja) パイプライン処理装置
JPH0991139A (ja) 情報処理装置
JPH0553805A (ja) 電子計算機
JP2570407B2 (ja) プログラマブル・コントローラ
JPS61109145A (ja) メモリアドレス算出方式
US20030126401A1 (en) Carry generation in address calculation
JPH04245333A (ja) 情報処理装置
JPS60129833A (ja) 記憶装置
JPS59189451A (ja) 情報処理装置
JPS59158443A (ja) デ−タフロ−処理
JPH04326151A (ja) バッファ制御回路
JPH08221991A (ja) 連想メモリにおける複数選択分離方法および装置
JPH01296882A (ja) 文字放送受信装置