JPH0582581A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0582581A
JPH0582581A JP3240950A JP24095091A JPH0582581A JP H0582581 A JPH0582581 A JP H0582581A JP 3240950 A JP3240950 A JP 3240950A JP 24095091 A JP24095091 A JP 24095091A JP H0582581 A JPH0582581 A JP H0582581A
Authority
JP
Japan
Prior art keywords
film
pad
bonding
aluminum
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3240950A
Other languages
English (en)
Inventor
Junichi Ito
純一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3240950A priority Critical patent/JPH0582581A/ja
Publication of JPH0582581A publication Critical patent/JPH0582581A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 アルミニウムパッドの腐食防止方法に関し，
パッドコロージョンを防止し，デバイスの信頼性を向上
させることを目的とする。 【構成】 １）半導体チップ上に形成されたアルミニウ
ム(Al)系金属膜からなるボンディングパッドの露出部分
を金(Au)膜で被覆する。 ２）半導体チップ上に形成されたアルミニウム(Al)系金
属膜からなるボンディングパッドにワイヤボンディング
を行い，次いでボンディングパッドの露出部分に金(Au)
膜またはアルミナ(Al2O3) 膜を被覆するように構成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，アルミニウム(Al)パッドの腐食防止方法に関す
る。
【０００２】一般的なプラスチックパッケージの半導体
装置においては，外気がパッケージを通して内部の半導
体チップ内に侵入することが知られている。このため，
湿度が原因のデバイス不良が発生し，中でもパッド部分
の金属配線が腐食するパッドコロージョンの現象があ
り，対策が要望されている。
【０００３】
【従来の技術】プラスチックパッケージの半導体装置あ
るいはパッケージを使用しないで直接基板やフイルム等
に実装する樹脂モールドによる封止方法においては，上
記のパッドコロージョンが発生していた。
【０００４】この理由は，従来のパッドはその周縁部上
にカバー絶縁膜が被覆されており，金(Au)ワイヤのボー
ルボンディング等によりパッドから外部に導出されてい
るが，Alパッドの露出部分が存在するため, そこに外部
から侵入してきた湿気が作用ためである。
【０００５】パッドコロージョン防止のために，ワイヤ
ボンディングを上記のAuワイヤによるボールボンディン
グを用いると, ボンディングの際の加熱によるAuとAlの
合金化のためAlは腐食され難くなるが, その効果は充分
ではなかった。
【０００６】
【発明が解決しようとする課題】従来例においては，パ
ッドコロージョンにより断線不良を引起し，デバイスの
信頼性を低下させていた。
【０００７】本発明はパッドコロージョンを防止し，デ
バイスの信頼性を向上させることを目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決は，１）
半導体チップ上に形成されたアルミニウム(Al)系金属膜
からなるボンディングパッドの露出部分を金(Au)膜で被
覆する半導体装置の製造方法，あるいは２）半導体チッ
プ上に形成されたアルミニウム(Al)系金属膜からなるボ
ンディングパッドにワイヤボンディングを行い，次いで
ボンディングパッドの露出部分に金(Au)膜またはアルミ
ナ(Al2O3) 膜を被覆する半導体装置の製造方法により達
成される。
【０００９】
【作用】本発明はAlの湿気による腐食を防止するため
に, パッドのコンタクト窓内にイオン化傾向の小さいAu
膜またはアルミナ(Al2O3) 膜で被覆することにより，耐
湿性を向上させたものである。
【００１０】そのための手段としては以下のようにす
る。 (1) 最上層の金属配線膜をAl＋Auの２層構造とする。 (2) 最上層の金属配線膜をパターニング後，Auメッキを
する。 (3）パッドの窓開け後，Auメッキをする。 (4）パッド上にワイヤボンディング後，Auメッキをす
る。
【００１１】なお，上記(2),(3),(4）のAuメッキの代わ
りに気相成長(CVD) による選択成長を行ってもよい。 (5) パッド上にワイヤボンディング後，パッド露出部に
陽極酸化法等によりAl2O3 膜を被覆する。
【００１２】
【実施例】図１ (A)〜(E) は本発明の実施例１を説明す
る断面図である。図１(A) において，シリコン(Si)基板
11上に，最上層の配線膜として厚さ１μｍのAl膜1A, お
よびその上にスパッタまたは蒸着またはCVD 法により,
厚さ100〜5000ÅのAu膜1Bを被着する。
【００１３】図１(B) において，パッド部分を含んで配
線膜のパターニングをする。図１(C) において，CVD 法
によりカバー絶縁膜２として二酸化シリコン(SiO2)膜と
窒化シリコン(Si3N4) 膜の２層膜を被着する。
【００１４】図１(D) において，カバー絶縁膜２にボン
ディング用の窓開けを行う。図１(E) において，パッド
にワイヤボンディングを行う。このボンディング例はAu
ワイヤのボールボンディングである。図で, ３はAuボー
ル, ４はAuワイヤである。
【００１５】図２は本発明の実施例２を説明する断面図
である。この実施例は最上層の配線膜としてAl膜1Aのみ
を被着し，この膜をパターニング後，Al膜1A上にAuメッ
キまたはCVD Auの選択成長を行い, 厚さ 100〜5000Åの
Au膜1Bを形成する。
【００１６】ここで, CVD Auの選択成長条件の一例は次
の通りである。 反応ガス：（ジメチル 1,1,1トリフロロ 2,4ペンタジオ
ネード）ゴールド ガス圧力： 10 mTorr 基板温度： 150℃ RF 電力： 0.2 W/cm2 この後は図１ (C)〜(E) と同様である。
【００１７】図３は本発明の実施例３を説明する断面図
である。この実施例も最上層の配線膜としてAl膜1Aのみ
を被着し，この膜をパターニング後，カバー絶縁膜２を
被着し，コンタクト窓を開口後, Al膜1A上にAuメッキま
たはCVD Auの選択成長を行い, 厚さ 100〜5000ÅのAu膜
1Bを形成する。
【００１８】この後, ワイヤボンディングを行う。図４
(A)〜(E) は本発明の実施例４を説明する断面図であ
る。図４(A) において，Si基板11上に，最上層の配線膜
として厚さ１μｍのAl膜1Aを被着する。
【００１９】図４(B) において，パッド部分を含んで配
線膜のパターニングをする。図４(C) において，CVD 法
によりカバー絶縁膜２としてSiO2膜とSi3N4 膜の２層膜
を被着する。
【００２０】次いで，カバー絶縁膜２にボンディング用
の窓開けを行う。図４(D) にパッドにワイヤボンディン
グを行う。このボンディング例は，Auのボールボンディ
ングで, ３はAuボール, ４はAuワイヤである。
【００２１】図４(E) において，パッド上にAuメッキ膜
（またはCVD Au膜) ５を形成する。この際, Auメッキ膜
４により，Alパッドの露出部を被覆する。図５は本発明
の実施例５を説明する断面図である。
【００２２】ワイヤボンディング終了後，Alパッドの露
出部を陽極酸化してAl表面にAl2O3膜６を形成する。陽
極酸化の条件の一例を次に示す。
【００２３】 電解液：シュウ酸水溶液 電圧： 20 V 陰極： 槽内壁（接地） 温度： 20℃ 実施例では，Auボールボンディングを使用しているが，
他のボンディングであってもよい。
【００２４】また, チップ上にポリイミド被覆を行った
場合も本発明は適用可能である。
【００２５】
【発明の効果】本発明によれば，パッドコロージョンが
防止でき，デバイスの信頼性向上に寄与することができ
た。
【図面の簡単な説明】
【図１】 本発明の実施例１を説明する断面図
【図２】 本発明の実施例２を説明する断面図
【図３】 本発明の実施例３を説明する断面図
【図４】 本発明の実施例４を説明する断面図
【図５】 本発明の実施例５を説明する断面図
【符号の説明】
11 半導体基板でSi基板 1A 最上層の配線膜でAl膜 1B Al膜1Aを被覆するAu膜 ２ カバー絶縁膜 ３ Auボール ４ Auワイヤ ５ Auメッキ膜（またはCVD Au膜) ６ Al2O3 膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に形成されたアルミニウ
    ム(Al)系金属膜からなるボンディングパッドの露出部分
    を金(Au)膜で被覆することを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 半導体チップ上に形成されたアルミニウ
    ム(Al)系金属膜からなるボンディングパッドにワイヤボ
    ンディングを行い，次いでボンディングパッドの露出部
    分に金(Au)膜またはアルミナ(Al2O3)膜を被覆すること
    を特徴とする半導体装置の製造方法。
JP3240950A 1991-09-20 1991-09-20 半導体装置の製造方法 Withdrawn JPH0582581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3240950A JPH0582581A (ja) 1991-09-20 1991-09-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3240950A JPH0582581A (ja) 1991-09-20 1991-09-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0582581A true JPH0582581A (ja) 1993-04-02

Family

ID=17067068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3240950A Withdrawn JPH0582581A (ja) 1991-09-20 1991-09-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0582581A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724489A1 (fr) * 1994-08-19 1996-03-15 Fujitsu Ltd Dispositif a semiconducteur et son procede de fabrication
KR100335514B1 (ko) * 1993-12-29 2002-12-02 다우 코닝 코포레이션 집적회로서브어셈블리의밀봉방법
JP2004128513A (ja) * 2003-11-26 2004-04-22 Rohm Co Ltd 半導体装置およびその製造方法
US6890857B2 (en) 2000-01-12 2005-05-10 Renesas Technology Corp. Semiconductor device having a multilayer wiring structure and pad electrodes protected from corrosion, and method for fabricating the same
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2015144168A (ja) * 2014-01-31 2015-08-06 三菱電機株式会社 半導体装置
WO2019163484A1 (ja) * 2018-02-22 2019-08-29 三菱電機株式会社 半導体素子及びその製造方法
US10879187B2 (en) 2017-06-14 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US11348876B2 (en) 2017-06-14 2022-05-31 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335514B1 (ko) * 1993-12-29 2002-12-02 다우 코닝 코포레이션 집적회로서브어셈블리의밀봉방법
FR2724489A1 (fr) * 1994-08-19 1996-03-15 Fujitsu Ltd Dispositif a semiconducteur et son procede de fabrication
US6890857B2 (en) 2000-01-12 2005-05-10 Renesas Technology Corp. Semiconductor device having a multilayer wiring structure and pad electrodes protected from corrosion, and method for fabricating the same
JP2004128513A (ja) * 2003-11-26 2004-04-22 Rohm Co Ltd 半導体装置およびその製造方法
JP2006203215A (ja) * 2006-01-23 2006-08-03 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2015144168A (ja) * 2014-01-31 2015-08-06 三菱電機株式会社 半導体装置
US10879187B2 (en) 2017-06-14 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US11348876B2 (en) 2017-06-14 2022-05-31 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
WO2019163484A1 (ja) * 2018-02-22 2019-08-29 三菱電機株式会社 半導体素子及びその製造方法
JPWO2019163484A1 (ja) * 2018-02-22 2020-10-08 三菱電機株式会社 半導体素子及びその製造方法

Similar Documents

Publication Publication Date Title
US9425147B2 (en) Semiconductor device
WO1982003727A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur possedant une electrode saillante plaquee
JPS6149819B2 (ja)
JPH0582581A (ja) 半導体装置の製造方法
JPH07114214B2 (ja) 半導体装置
JPS594853B2 (ja) 半導体装置
JP2000100816A (ja) 半導体装置
JP2782801B2 (ja) 半導体装置の配線構造
JP2848694B2 (ja) 半導体装置
US4974052A (en) Plastic packaged semiconductor device
JP2751274B2 (ja) 半導体装置
JPH11121458A (ja) 半導体装置
JPH05234991A (ja) 半導体装置
JPS5937576B2 (ja) 半導体装置
JP2003142521A (ja) 半導体装置およびその製造方法
JPS60150657A (ja) レジンモ−ルド半導体装置
JPH08167634A (ja) 半導体装置
JPH0629410A (ja) 半導体装置及びその製造方法
JPS615562A (ja) 半導体装置
JPH01318240A (ja) 半導体装置の製造方法
JPH0684904A (ja) 半導体装置の製造方法
JP2000357701A (ja) 半導体装置及びその製造方法
JPH035657B2 (ja)
JPS628031B2 (ja)
JPS60195961A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203