JPH0582733B2 - - Google Patents

Info

Publication number
JPH0582733B2
JPH0582733B2 JP59188444A JP18844484A JPH0582733B2 JP H0582733 B2 JPH0582733 B2 JP H0582733B2 JP 59188444 A JP59188444 A JP 59188444A JP 18844484 A JP18844484 A JP 18844484A JP H0582733 B2 JPH0582733 B2 JP H0582733B2
Authority
JP
Japan
Prior art keywords
polysilicon
film
silicon oxide
single crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59188444A
Other languages
English (en)
Other versions
JPS6167219A (ja
Inventor
Ryoichi Mukai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59188444A priority Critical patent/JPS6167219A/ja
Publication of JPS6167219A publication Critical patent/JPS6167219A/ja
Publication of JPH0582733B2 publication Critical patent/JPH0582733B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法であつて、特に
ラテラルシーデング法を用いてSOI（Silicon on
Insulater）の形成に関するものである。
最近、半導体装置の集積化の増大を計るため
に、素子の微細化や三次元構造化した半導体素子
の開発が盛んに進められている。
これらの要望に応えて半導体装置のラテラルシ
ーデング法によるSOIの形成方法が開発されてお
り、これは半導体基板の素子の分離や、又三次元
の半導体集積回路を製造する際には極めて重要な
製造方法である。
ラテラルシーデング法とは、エネルギー線の照
射によつて単結晶シリコン基板上に部分的に形成
された酸化シリコン膜上の非単結晶シリコン膜
を、単結晶シリコン基板が露出したシリコン単結
晶からエピタキシヤル成長を行つて、酸化シリコ
ン膜上のポリシリコンを単結晶化するものであ
る。このようなラテラルシーデング法によるSOI
の形成方法における問題点として、エネルギー線
を非単結晶シリコン膜に与えてエピタキシヤル成
長をさせる際に、シード部分である単結晶シリコ
ンと接している非単結晶シリコンが溶融しにく
く、一方同様にエネルギー線で走査される酸化シ
リコン膜上の非単結晶シリコンは容易に溶融する
という現象があり、この溶融の不均一が原因とな
つて、酸化シリコン膜に形成されたシリコン膜が
エネルギー線走査の際に剥離しやすいという問題
がある。
この溶融不均一の現象を防止するために、走査
するエネルギー線のエネルギーをそれぞれの場所
によつて変化すればよいが、実用上極めて微細な
面積上での制御は容易ではなく事実上不可能であ
り、これらの解決が要望されている。
〔従来の技術〕
第２図は従来のラテラルシーデング法による
SOIの形成方法を説明する半導体装置の断面図で
あるが、単結晶のシリコン基板１があり、その表
面の所定部分に酸化シリコン膜２が形成されてい
て、それらの表面にポリシリコン３が被覆されて
いる。
従つて、シード部分は単結晶のシリコン基板１
とポリシリコン３との接する接触面４の部分であ
り、酸化シリコン膜２とポリシリコン３が接する
部分との接触面５とでは、ポリシリコン膜と下地
の条件が異なる。
このポリシリコン膜３の表面はレーザ６によつ
て、所定のエネルギーで矢印の方向に走査しなが
ら、ポリシリコンのエピタキシヤル成長がなされ
る。
この際に、酸化シリコン膜２のポリシリコン膜
に供給されるレーザエネルギーが過飽和となり、
その結果屡々接触面５において剥離を生ずるとい
う欠点があつた。
〔発明が解決しようとする問題点〕
上記の構成のものにおいて、酸化シリコン膜上
のシリコン膜がレーザ照射の際に剥離現象を起こ
す原因として、ポリシリコンの下地になつている
シード部分の単結晶シリコン基板は熱伝導が非常
に良好であり、反対に酸化シリコン膜の熱伝導は
単結晶のシリコン基板に比較して1/100程度で非
常に小であるために、一定のレーザエネルギーを
与えても、下地によつてポリシリコン膜の昇温す
る温度が異なり、シード部分上のポリシリコンが
溶融するレーザ照射条件では酸化シリコン膜上の
それに対して過飽和になると考えられる。
この問題点を解決するために、ポリシリコン３
が接する下地部分の材質に無関係に、一様な溶融
状態を形成する方法を提供するものである。
〔問題点を解決するための手段〕
本発明は上記問題点を解消した半導体装置の製
造方法を提供するもので、その手段は、単結晶基
板上の一部に絶縁物を有する試料上に非単結晶膜
を形成して、ラテラルシーデング法を用いて該非
単結晶膜を単結晶化する際に、該絶縁物上にのみ
第１の非単結晶膜を形成してから、該第１の非単
結晶膜上にのみ分離層を形成し、次に該単結晶基
板上、該分離層上及びそれらの間の側壁上に連続
的に第２の非単結晶膜を形成してから、該第１及
び第２の非単結晶膜にエネルギー線のエネルギー
を供給することを特徴とする半導体装置の製造方
法によつて達成できる。
〔作用〕
即ち、本発明はラテラルシーデングを用いて
SOIを形成する際にポリシリコンの下地の熱伝導
の低い部分では、その部分のポリシリコンの温度
が上昇しすぎるので、そのポリシリコンの内部に
酸化シリコンと窒化シリコンの二層からなる熱の
分離層を設けることにより、この分離層と下地の
酸化シリコン膜との間にあるポリシリコンを傍熱
的に加熱して溶融状態を制御して、シード部分の
ポリシリコンとの溶融状態との溶融温度の整合を
とつてレーザ光の過飽和吸収による剥離を防止す
るように考慮したものである。
〔実施例〕
第１図は本発明の実施例を説明する断面図であ
るが、単結晶のシリコン基板１１があり、その表
面の所定部分に酸化シリコンの絶縁膜１２が形成
されていて通常この厚みは1μm程度であり、更に
その表面に第１のポリシリコン１３がCVD法に
より厚みが約4000Åに形成する。
本発明による分離層１４は、第１のポリシリコ
ン膜１３の表面に形成されるもので、第１のポリ
シリコン１３を酸化して酸化シリコン層１５を厚
みが約360Åに形成し、更にその上に窒化シリコ
ン層１６を厚みが約800ÅでCVD法により生成し
て分離層１４を形成し、次に基板全面に第２のポ
リシリコン膜１７で被膜する。
第１図で、シード部分１８は単結晶のシリコン
基板１１と第２のポリシリコン膜１７との接する
接触面の部分はシリコン基板の熱伝導が良好なた
めにポリシリコンの温度があまり上がらず、又酸
化シリコンの絶縁膜１２の表面の第１のポリシリ
コン膜１３と第２のポリシリコン膜１７との間に
ある分離層１４は熱伝導が低いために、レーザー
光線１９によつて加熱された第２のポリシリコン
膜１７から伝導される熱が第１のポリシリコン膜
１２に伝導されるのを阻止する役目をする。
このことは従来方法による、酸化シリコンの絶
縁膜１２の熱伝導が低いためにポリシリコンの溶
融温度が上がり過ぎることを制御するものであ
り、実用上、この分離層の材質や厚みを可変にす
ることで熱伝導の条件を自由に制御することが可
能である。
〔発明の効果〕
以上詳細に説明したように本発明のラテラルシ
ーデングを用いてSOIを形成する製造方法を採用
することにより、剥離のない高信頼性の半導体装
置が実現でき効果大なるものがある。
【図面の簡単な説明】
第１図は本発明のエピタキシヤル成長を説明す
る断面図、第２図は従来のエピタキシヤル成長を
説明する断面図である。 図において、１１はシリコン基板、１２は酸化
シリコンの絶縁膜、１３は第１のポリシリコン、
１４は分離層、１５は酸化シリコン層、１６は窒
化シリコン層、１７は第２のポリシリコン膜、１
８はシード部分、１９はレーザー光線を示してい
る。

Claims (1)

    【特許請求の範囲】
  1. １ 単結晶基板上の一部に絶縁物を有する試料上
    に非単結晶膜を形成して、ラテラルシーデング法
    を用いて該非単結晶膜を単結晶化する際に、該絶
    縁物上にのみ第１の非単結晶膜を形成してから、
    該第１の非単結晶膜上にのみ分離層を形成し、次
    に該単結晶基板上、該分離層上及びそれらの間の
    側壁上に連続的に第２の非単結晶膜を形成してか
    ら、該第１及び第２の非単結晶膜にエネルギー線
    のエネルギーを供給することを特徴とする半導体
    装置の製造方法。
JP59188444A 1984-09-07 1984-09-07 半導体装置の製造方法 Granted JPS6167219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59188444A JPS6167219A (ja) 1984-09-07 1984-09-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59188444A JPS6167219A (ja) 1984-09-07 1984-09-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6167219A JPS6167219A (ja) 1986-04-07
JPH0582733B2 true JPH0582733B2 (ja) 1993-11-22

Family

ID=16223789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59188444A Granted JPS6167219A (ja) 1984-09-07 1984-09-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6167219A (ja)

Also Published As

Publication number Publication date
JPS6167219A (ja) 1986-04-07

Similar Documents

Publication Publication Date Title
US5310446A (en) Method for producing semiconductor film
US4514895A (en) Method of forming field-effect transistors using selectively beam-crystallized polysilicon channel regions
US4395433A (en) Method for manufacturing a semiconductor device having regions of different thermal conductivity
US5128732A (en) Stacked semiconductor device
US5214001A (en) Method of manufacturing semiconductor device having planar single crystal semiconductor surface
JPH0588544B2 (ja)
US5431126A (en) Method of forming semiconductor crystal and semiconductor device
JPS6265317A (ja) 半導体単結晶膜形成のためのウエハ構造
JPS6167219A (ja) 半導体装置の製造方法
JPS5928328A (ja) 半導体装置の製造方法
JPH0560668B2 (ja)
JPS6347256B2 (ja)
JPS63265464A (ja) 半導体装置の製造方法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPS6091622A (ja) 半導体基板の製造方法
JPS5837916A (ja) 半導体装置の製造方法
JPH0223027B2 (ja)
JPS6229910B2 (ja)
JPS6167218A (ja) 半導体装置の製造方法
JPS58112333A (ja) 半導体装置の製造方法
JPH0243331B2 (ja)
JPS6091624A (ja) 半導体装置
JPH0722120B2 (ja) 半導体装置の製造方法
JPH027414A (ja) Ｓｏｉ薄膜形成方法