JPS6167219A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6167219A
JPS6167219A JP59188444A JP18844484A JPS6167219A JP S6167219 A JPS6167219 A JP S6167219A JP 59188444 A JP59188444 A JP 59188444A JP 18844484 A JP18844484 A JP 18844484A JP S6167219 A JPS6167219 A JP S6167219A
Authority
JP
Japan
Prior art keywords
film
singlecrystal
polysilicon
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59188444A
Other languages
English (en)
Other versions
JPH0582733B2 (ja
Inventor
Ryoichi Mukai
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59188444A priority Critical patent/JPS6167219A/ja
Publication of JPS6167219A publication Critical patent/JPS6167219A/ja
Publication of JPH0582733B2 publication Critical patent/JPH0582733B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法であって、特にラテラル
シーデング法を用いてＳ　ＯＩ　（Ｓｉｌｉｃｏｎｏｎ
　Ｉｎ５ｕｌａｔａｒ）の形成に関するものである。
最近、半導体装置の集積化の増大を計るために、素子の
微細化や三次元構造化した半導体素子の開発が盛んに進
められている。
これらの要望に応えて半導体装置のラテラルシーデング
法によるＳＯＩの形成方法が開発されており、これは半
導体基板の素子の分離や、又三次元の半導体集積回路を
製造する際には極めて重要な製造方法である。
ラテラルシーデング法とは、エネルギー線の照射によっ
て単結晶シリコン基板上に部分的に形成された酸化シリ
コン膜上の非単結晶シリコン膜を、単結晶シリコン基板
が露出したシリコン単結晶からエピタキシャル成長を行
って、酸化シリコン膜上のポリシリコンを単結晶化する
ものである。
このようなラテラルシーデング法によるＳＯＩの形成方
法における問題点として、エネルギー線を非単結晶シリ
コン膜に与えてエピタキシャル成長をさせる際に、シー
ド部分である単結晶シリコンと接している非単結晶シリ
コンが熔融しにくく、一方間様にエネルギー線で走査さ
れる酸化シリコン膜上の非単結晶シリコンは容易に溶融
するという現象があり、この溶融の不均一が原因となっ
て、酸化シリコン膜に形成されたシリコン膜がエネルギ
ー線走査の際に剥離しやすいという問題がある。
この熔融不均一の現象を防止するために、走査するエネ
ルギー線のエネルギーをそれぞれの場所によって変化す
ればよいが、実用上極めて微細な面積上での制御は容易
ではなく事実上不可能であり、これの解決が要望されて
いる。
〔従来の技術〕
第２図は従来のラテラルシーデング法によるＳＯＩの形
成方法を説明する半導体装置の断面図であるが、単結晶
のシリコン基板１があり、その表面の所定部分に酸化シ
リコン膜２が形成されていて、それらの表面にポリシリ
コン３が被覆されている。
従って、シード部分は単結晶のシタコン基板１とポリシ
リコン３との接する接触面４の部分であり、酸化シリコ
ン膜２とポリシリコン３が接する部分との接触面５とで
は、ポリシリコン膜と下地の条件が異なる。
このポリシリコン膜３の表面はレーザ６によって、所定
のエネルギーで矢印の方向に走査しながら、ポリシリコ
ンのエピタキシャル成長がなされる。
この際に、酸化シリコン膜２のポリシリコン膜に供給さ
れるレーザエネルギーが過飽和となり、その結果層々接
触面５においてｆｆ１ｌｌ　ｕを生ずるという欠点があ
った。
〔発明が解決しようとする問題点〕
上記の構成のものにおいて、酸化シリコン膜上のシリコ
ン膜がレーザ照射の際に剥離現象を起こす原因として、
ポリシリコンの下地になっているシード部分の単結晶シ
リコン基板は熱伝導が非常に良好であり、反対に酸化シ
リコン膜の熱伝導は単結晶のシリコン基板に比較して１
　／１００程度で非常に小であるために、一定のレーザ
エネルギーを与えても、下地によってポリシリコン膜の
昇温する温度が異なり、シード部分上のポリシリコンが
熔融するレーザ照射条件では酸化シリコン膜上のそれに
対して過飽和になると考えられる。
この問題点を解決するために、ポリシリコン３が接する
下地部分の材質に無関係に、一様な熔融状態を形成する
方法を提供するものである。
〔問題点を解決するための手段〕
本発明は上記問題点を解消した半導体装置の製造方法を
提供するもので、その手段は、単結晶基板上の一部に絶
縁物を有する試料上に非単結晶膜を形成して、ラテラル
シーデング法を用いて該非単結晶膜を単結晶化する際に
、該絶縁物上に第１の非単結晶膜を形成してから、該第
１の非単結晶膜上に分離層を形成し、次に該単結晶基板
上及び該絶縁物上に第２の非単結晶膜を形成してから、
該第１及び第２のポリシリコン膜にエネルギー線を照射
することを特徴とする半導体装置の製造方法によって達
成できる。
〔作用〕
即ち、本発明はラテラルシーデングを用いてＳ０１を形
成をする際にポリシリコンの下地の熱伝導の低い部分で
は、その部分のポリシリコンの温度が上昇しすぎるので
、そのポリシリコンの内部に酸化シリコンと窒化シリコ
ンの二層からなる熱の分離層を設けることにより、この
分離層と下地の酸化シリコン膜との間にあるポリシリコ
ンを傍熱的に加熱して熔融状態を制御して、シード部分
のポリシリコンとの溶融状態との熔融温度の整合をとっ
てレーザ光の過飽和吸収による剥離を防止するように考
慮したものである。
〔実施例〕
第１図は本発明の詳細な説明する断面図であるが、単結
晶のシリコン基板１１があり、その表面の所定部分に酸
化シリコンの絶縁膜１２が形成されていて通常この厚み
は１μｍ程度であり、更にその表面に第１のポリシリコ
ン１３がＣＶＤ法により厚みが約４０００人に形成する
。
本発明による分離層１４は、第１のポリシリコン膜１３
の表面に形成されるもので、第１のポリシリコン１３を
酸化して酸化シリコン層１５を厚みが約３６０人に形成
し、更にその上に窒化シリコン層１６を厚みが約８００
人でＣＶＤ法により生成して分離層１４を形成し、次に
基板全面に第２のポリシリコン膜１７で被膜する。
第１図で、シード部分１８は単結晶のシリコン基板１１
と第２のポリシリコン膜１７との接する接触面の部分は
シリコン基板の熱伝導が良好なためにポリシリコンの温
度があまり上がらず、又酸化シリコンの絶縁膜１２の表
面の第１のポリシリコシ膜１３と第２のポリシリコン膜
１７との間にある分離Ｍ１４は熱伝導が低いために、レ
ーザー光線１９によって加熱された第２のポリシリコン
膜１７から伝導される熱が第１のポリシリコン膜１２に
伝導されるのを阻止する役目をする。
このことは従来方法による、酸化シリコンの絶縁膜１２
の熱伝導が低いためにポリシリコンの溶融温度が上がり
過ぎることを制御するものであり、実用上、この分離層
の材質や厚みを可変にすることで熱伝導の条件を自由に
制御することが可能である。
〔発明の効果〕
以上詳細に説明したように本発明のラテラルシーデング
を用いてＳＯＩを形成をする製造方法を採用することに
より、剥離のない高信頼性の半導体装置が実現でき効果
大なるものがある。
【図面の簡単な説明】
第１図は本発明のエピタキシャル成長を説明する断面図
、第２図は従来のエピタキシャル成長を説明する断面図
である。 図において、Ｉｆはシリコン基板、１２は酸化シリコン
の絶縁膜、１３は第１のポリシリコン、１４は分離層、
１５は酸化シリコン層、１６は窒化シリコン層。 １７は第２のポリシリコン膜、１８はシード部分、１９
はレーザー光線を示している。

Claims (1)

    【特許請求の範囲】
  1. 単結晶基板上の一部に絶縁物を有する試料上に非単結晶
    膜を形成して、ラテラルシーデング法を用いて該非単結
    晶膜を単結晶化する際に、該絶縁物上に第１の非単結晶
    膜を形成してから、該第１の非単結晶膜上に分離層を形
    成し、次に該単結晶基板上及び該絶縁物上に第２の非単
    結晶膜を形成してから、該第１及び第２のポリシリコン
    膜にエネルギー線を照射することを特徴とする半導体装
    置の製造方法。
JP59188444A 1984-09-07 1984-09-07 半導体装置の製造方法 Granted JPS6167219A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59188444A JPS6167219A (ja) 1984-09-07 1984-09-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59188444A JPS6167219A (ja) 1984-09-07 1984-09-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6167219A true JPS6167219A (ja) 1986-04-07
JPH0582733B2 JPH0582733B2 (ja) 1993-11-22

Family

ID=16223789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59188444A Granted JPS6167219A (ja) 1984-09-07 1984-09-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6167219A (ja)

Also Published As

Publication number Publication date
JPH0582733B2 (ja) 1993-11-22

Similar Documents

Publication Publication Date Title
US5310446A (en) Method for producing semiconductor film
US4448632A (en) Method of fabricating semiconductor devices
US4670088A (en) Lateral epitaxial growth by seeded solidification
US4371421A (en) Lateral epitaxial growth by seeded solidification
JPH0258779B2 (ja)
JPH0588544B2 (ja)
US5116768A (en) Fabrication method of a semiconductor integrated circuit having an SOI device and a bulk semiconductor device on a common semiconductor substrate
JPH0249276B2 (ja)
US5431126A (en) Method of forming semiconductor crystal and semiconductor device
US5094714A (en) Wafer structure for forming a semiconductor single crystal film
JPS6147627A (ja) 半導体装置の製造方法
JPH0582733B2 (ja)
JPS5928328A (ja) 半導体装置の製造方法
JPS6167218A (ja) 半導体装置の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPS6347256B2 (ja)
JPH0560668B2 (ja)
JPS63265464A (ja) 半導体装置の製造方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPS5837916A (ja) 半導体装置の製造方法
JPS58112333A (ja) 半導体装置の製造方法
JPH0722120B2 (ja) 半導体装置の製造方法
JPS61201414A (ja) シリコン単結晶層の製造方法