JPH0590257A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH0590257A JPH0590257A JP27307691A JP27307691A JPH0590257A JP H0590257 A JPH0590257 A JP H0590257A JP 27307691 A JP27307691 A JP 27307691A JP 27307691 A JP27307691 A JP 27307691A JP H0590257 A JPH0590257 A JP H0590257A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- integrated circuit
- circuit device
- logic gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩにおいて、何等かの不具合が生じて配
線上の波形観測や論理変更を行いたい場合に、容易に対
応できるようにする。 【構成】 ＬＳＩ内の論理ゲート回路ブロック間を相互
接続する配線５の一部分に、ＬＳＩの最上層配線部ｗを
形成する。この最上層部分ｗで波形観測や接続変更を可
能とする。
線上の波形観測や論理変更を行いたい場合に、容易に対
応できるようにする。 【構成】 ＬＳＩ内の論理ゲート回路ブロック間を相互
接続する配線５の一部分に、ＬＳＩの最上層配線部ｗを
形成する。この最上層部分ｗで波形観測や接続変更を可
能とする。
Description
【０００１】
【技術分野】本発明は集積回路装置に関し、特に多数の
論理ゲート回路が集積化された大規模集積回路装置の配
線構造に関するものである。
論理ゲート回路が集積化された大規模集積回路装置の配
線構造に関するものである。
【０００２】
【従来技術】大規模集積回路であるＬＳＩでは、集積化
されている論理ゲート相互間は配線層で接続されるのが
一般的である。これ等配線は、信号遅延やノイズ等の電
気的特性の面の他に、配線パターン間隔を広くしたり、
また配線層数を少なくしたり等のＬＳＩの構造上の面等
を考慮して設計される。
されている論理ゲート相互間は配線層で接続されるのが
一般的である。これ等配線は、信号遅延やノイズ等の電
気的特性の面の他に、配線パターン間隔を広くしたり、
また配線層数を少なくしたり等のＬＳＩの構造上の面等
を考慮して設計される。
【０００３】この様なＬＳＩの配線においては、装置が
完全に作動して論理変更は生じないことを前提に設計さ
れているので、何等かの不具合が生じて回路動作を確認
したり、論理変更が必要になった場合に、動作確認や回
路修正が困難であり、たとえ可能であっても、多大な工
数を必要とするという欠点がある。
完全に作動して論理変更は生じないことを前提に設計さ
れているので、何等かの不具合が生じて回路動作を確認
したり、論理変更が必要になった場合に、動作確認や回
路修正が困難であり、たとえ可能であっても、多大な工
数を必要とするという欠点がある。
【０００４】
【発明の目的】本発明の目的は、何等かの不具合が生じ
て波形観測や論理変更を行う必要がある場合に容易に対
応できるようにした集積回路装置を提供することであ
る。
て波形観測や論理変更を行う必要がある場合に容易に対
応できるようにした集積回路装置を提供することであ
る。
【０００５】
【発明の構成】本発明による集積回路装置は、多数の論
理ゲート回路が集積化された集積回路装置であって、前
記論理ゲート回路の各入出力端子相互間を接続する配線
層が、前記入出力端子の各近傍に最上層の配線導体部分
を有することを特徴とする。
理ゲート回路が集積化された集積回路装置であって、前
記論理ゲート回路の各入出力端子相互間を接続する配線
層が、前記入出力端子の各近傍に最上層の配線導体部分
を有することを特徴とする。
【０００６】本発明による他の集積回路装置は、多数の
論理ゲート回路が集積化された集積回路装置であって、
前記論理ゲート回路の各入出力端子相互間を接続する配
線層が、その一部に少なくとも一個の最上層配線導体部
分を有することを特徴とする。
論理ゲート回路が集積化された集積回路装置であって、
前記論理ゲート回路の各入出力端子相互間を接続する配
線層が、その一部に少なくとも一個の最上層配線導体部
分を有することを特徴とする。
【０００７】
【実施例】次に、本発明の実施例を図面を参照して説明
する。
する。
【０００８】図１は本発明の一実施例の構造を示すもの
で、（Ａ）はその平面図、（Ｂ）は（Ａ）のＡ―Ａ線に
沿う断面図である。配線１と２とはシリコン基板４上に
絶縁膜３を介して被着形成された導体層であり、共に論
理ゲート回路ブロック（以下、単にブロックと称す）相
互間を接続するものである。
で、（Ａ）はその平面図、（Ｂ）は（Ａ）のＡ―Ａ線に
沿う断面図である。配線１と２とはシリコン基板４上に
絶縁膜３を介して被着形成された導体層であり、共に論
理ゲート回路ブロック（以下、単にブロックと称す）相
互間を接続するものである。
【０００９】配線１の始端ａ及び終端ｈはコンタクト部
であり、シリコン基板４内に集積形成された１つのブロ
ックの出力端子がコンタクト部ａで配線１に接続され、
他のブロックの入力端子がコンタクト部ｈで配線１に接
続される。
であり、シリコン基板４内に集積形成された１つのブロ
ックの出力端子がコンタクト部ａで配線１に接続され、
他のブロックの入力端子がコンタクト部ｈで配線１に接
続される。
【００１０】配線２の始端ｉ及び終端ｎも同様に、ある
ブロックの出力端子用コンタクト及び入力端子用コンタ
クトである。この配線２は（Ｂ）に示す如く主に第１層
配線（で示す）からなっており、従って、コンタクト
部ｉ及びｎはコンタクト・第１層配線間接続用スルーホ
ールとしての機能を有しており、このコンタクト・第１
層配線間接続用スルーホール機能を○印にて示してい
る。尚、ａ及びｈも○印で示される機能を有しているこ
とになる。
ブロックの出力端子用コンタクト及び入力端子用コンタ
クトである。この配線２は（Ｂ）に示す如く主に第１層
配線（で示す）からなっており、従って、コンタクト
部ｉ及びｎはコンタクト・第１層配線間接続用スルーホ
ールとしての機能を有しており、このコンタクト・第１
層配線間接続用スルーホール機能を○印にて示してい
る。尚、ａ及びｈも○印で示される機能を有しているこ
とになる。
【００１１】配線１は基本的に第１層配線（）と第２
層配線（）とで形成されており、点ｄ及びｅにおいて
これ等第１，２層配線が互いに接続されている。従っ
て、この両点ｄ及びｅは第１層・第２層間接続用スルー
ホール機能を有し、この第１層・第２層間接続用スルー
ホール機能を△印にて示している。
層配線（）とで形成されており、点ｄ及びｅにおいて
これ等第１，２層配線が互いに接続されている。従っ
て、この両点ｄ及びｅは第１層・第２層間接続用スルー
ホール機能を有し、この第１層・第２層間接続用スルー
ホール機能を△印にて示している。
【００１２】そして、配線１，２共に各入出力端子のコ
ンタクト部ａ，ｈ，ｉ，ｎの近傍には、このＬＳＩの最
上層、本例では第３層配線（）の部分ｏ，ｐ，ｑ，ｒ
を有している。
ンタクト部ａ，ｈ，ｉ，ｎの近傍には、このＬＳＩの最
上層、本例では第３層配線（）の部分ｏ，ｐ，ｑ，ｒ
を有している。
【００１３】ｏはコンタクト部ａの近傍に位置する第３
層配線部分であり、この点ｏは点ｂ，ｃにより第１層配
線へ接続されている。従って、この点ｂ，ｃは第１層・
第３層間接続用スルーホールの機能を有しており、この
第１層・第３層間接続用スルーホール機能を×印にて示
している。
層配線部分であり、この点ｏは点ｂ，ｃにより第１層配
線へ接続されている。従って、この点ｂ，ｃは第１層・
第３層間接続用スルーホールの機能を有しており、この
第１層・第３層間接続用スルーホール機能を×印にて示
している。
【００１４】点ｐはコンタクト部ｈの近傍に位置する第
３層配線部分であって点ｆ，ｇにより第１層配線へ接続
される。
３層配線部分であって点ｆ，ｇにより第１層配線へ接続
される。
【００１５】配２線についても、点ｑ，ｒが第３層配線
部分であり、点ｑは点ｊ，ｈにより、また点ｒは点ｌ，
ｍにより夫々第１層配線に接続される。
部分であり、点ｑは点ｊ，ｈにより、また点ｒは点ｌ，
ｍにより夫々第１層配線に接続される。
【００１６】かかる構成において、何等かの原因でＬＳ
Ｉの動作に異常が生じて配線２の信号波形を探針または
エレクトロンビームテスタで観測する必要があったとす
る。このとき、最上層の配線部分ｑまたはｒにおいて容
易に配線２の信号波形を観測できることは明らかであ
る。
Ｉの動作に異常が生じて配線２の信号波形を探針または
エレクトロンビームテスタで観測する必要があったとす
る。このとき、最上層の配線部分ｑまたはｒにおいて容
易に配線２の信号波形を観測できることは明らかであ
る。
【００１７】この最上層の配線部分がなければ、配線２
の第１層部で波形観測をする必要があるが、この第１層
配線２は図示せぬ絶縁膜が被着されているので波形観測
は困難となる。配線１についても全く同様である。
の第１層部で波形観測をする必要があるが、この第１層
配線２は図示せぬ絶縁膜が被着されているので波形観測
は困難となる。配線１についても全く同様である。
【００１８】また、ＬＳＩを評価した結果、論理変更が
必要になった場合、例えば、点ｈの入力端子に、点ａか
らの出力でなく点ｉの出力を接続したいとき、最上層の
配線部分ｏをフォーカスドイオンビームで切断し、点ｋ
とｃとを接続することで容易に論理変更できる。
必要になった場合、例えば、点ｈの入力端子に、点ａか
らの出力でなく点ｉの出力を接続したいとき、最上層の
配線部分ｏをフォーカスドイオンビームで切断し、点ｋ
とｃとを接続することで容易に論理変更できる。
【００１９】更に、配線のマスクを修正する場合も、最
上層である第３層の配線のマスクのみの変更で対応でき
るので、コストも安く、短時間に修正できる。
上層である第３層の配線のマスクのみの変更で対応でき
るので、コストも安く、短時間に修正できる。
【００２０】図２は本発明の他の実施例を示す図であ
り、（Ａ）はその平面図、（Ｂ）は（Ａ）のＡ―Ａ線に
沿う断面図である。図において図１と同等部分、同等機
能は同一符号、同一記号にて示している。
り、（Ａ）はその平面図、（Ｂ）は（Ａ）のＡ―Ａ線に
沿う断面図である。図において図１と同等部分、同等機
能は同一符号、同一記号にて示している。
【００２１】本例では、コンタクトｓとｖとの間の配線
５が基本的に第１層配線（）からなっており、装置の
最上層配線が第２層（）であるものとする。
５が基本的に第１層配線（）からなっており、装置の
最上層配線が第２層（）であるものとする。
【００２２】この配線５の一部に１箇所だけ第２層配線
部分ｗを設け、この第２層配線部分ｗを第１層の配線５
へ点ｔ，ｕにより接続している。
部分ｗを設け、この第２層配線部分ｗを第１層の配線５
へ点ｔ，ｕにより接続している。
【００２３】この最上層配線部分ｗにより、波形観測や
論理変更用接続が容易となることは前述のとおりであ
る。
論理変更用接続が容易となることは前述のとおりであ
る。
【００２４】
【発明の効果】本発明によれば、ブロックの入出力端子
間を接続する配線の一部に最上層配線部分を予め設けて
おくことにより、波形観測や論理変更が容易となり、ま
たマスク修正もより後の工程である最上層配線のマスク
を修正するだけで対応可能となるという効果がある。
間を接続する配線の一部に最上層配線部分を予め設けて
おくことにより、波形観測や論理変更が容易となり、ま
たマスク修正もより後の工程である最上層配線のマスク
を修正するだけで対応可能となるという効果がある。
【図１】（Ａ）は本発明の一実施例の平面図、（Ｂ）は
そのＡ―Ａ線に沿う断面図である。
そのＡ―Ａ線に沿う断面図である。
【図２】（Ａ）は本発明の他の実施例の平面図、（Ｂ）
はそのＡ―Ａ線に沿う断面図である。
はそのＡ―Ａ線に沿う断面図である。
１，２ 配線層 ３ 絶縁膜 ４ シリコン基板 第１層配線 第２層配線 第３層配線
Claims (2)
- 【請求項１】 多数の論理ゲート回路が集積化された集
積回路装置であって、前記論理ゲート回路の各入出力端
子相互間を接続する配線層が、前記入出力端子の各近傍
に最上層の配線導体部分を有することを特徴とする集積
回路装置。 - 【請求項２】 多数の論理ゲート回路が集積化された集
積回路装置であって、前記論理ゲート回路の各入出力端
子相互間を接続する配線層が、その一部に少なくとも一
個の最上層配線導体部分を有することを特徴とする集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27307691A JPH0590257A (ja) | 1991-09-25 | 1991-09-25 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27307691A JPH0590257A (ja) | 1991-09-25 | 1991-09-25 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590257A true JPH0590257A (ja) | 1993-04-09 |
Family
ID=17522813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27307691A Pending JPH0590257A (ja) | 1991-09-25 | 1991-09-25 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590257A (ja) |
-
1991
- 1991-09-25 JP JP27307691A patent/JPH0590257A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6992376B2 (en) | Electronic package having a folded package substrate | |
| KR20040009866A (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
| JPH07111971B2 (ja) | 集積回路装置の製造方法 | |
| JPH10294553A (ja) | 回路基板 | |
| JPH0590257A (ja) | 集積回路装置 | |
| JP2808594B2 (ja) | 信号遅延回路 | |
| JP3634596B2 (ja) | 半導体装置 | |
| US5442206A (en) | Lay-out structure of power source potential lines and grand potential lines for semiconductor integrated circuit | |
| JP3124085B2 (ja) | 半導体装置 | |
| JPH04260352A (ja) | 半導体集積回路装置 | |
| JP2836598B2 (ja) | プリント基板の改造方法 | |
| JPH03227039A (ja) | 半導体集積回路 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JPH10125775A (ja) | 多層配線半導体集積回路の層間接続装置 | |
| JPH07302963A (ja) | 表面実装用プリント配線板 | |
| JP2000133895A (ja) | 基板上のパターン配線構造及びその設計方法 | |
| JPH0778902A (ja) | 回路素子の実装構造 | |
| JPH04116827A (ja) | 半導体装置 | |
| JPH02288355A (ja) | 半導体論理集積回路装置 | |
| JPH0547933A (ja) | 半導体集積回路 | |
| JPH06164087A (ja) | 回路基板 | |
| JP2004055902A (ja) | 半導体装置、その製造方法およびこれを用いたブレッドボード | |
| JPH04218943A (ja) | １チップｌｓｉの製造方法 | |
| KR20030042065A (ko) | 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법 | |
| JPH1027951A (ja) | 配線構造 |