JPH06103250A - マルチプロセッサシステムの初期設定方式 - Google Patents

マルチプロセッサシステムの初期設定方式

Info

Publication number
JPH06103250A
JPH06103250A JP4252416A JP25241692A JPH06103250A JP H06103250 A JPH06103250 A JP H06103250A JP 4252416 A JP4252416 A JP 4252416A JP 25241692 A JP25241692 A JP 25241692A JP H06103250 A JPH06103250 A JP H06103250A
Authority
JP
Japan
Prior art keywords
processor
flag
normal
initialization
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4252416A
Other languages
English (en)
Other versions
JP3076155B2 (ja
Inventor
Toshimasa Ooyama
俊匡 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP04252416A priority Critical patent/JP3076155B2/ja
Publication of JPH06103250A publication Critical patent/JPH06103250A/ja
Application granted granted Critical
Publication of JP3076155B2 publication Critical patent/JP3076155B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 (修正有) 【目的】初期設定専用のプロセッサを不要化する。 【構成】記憶手段8を共有する各プロセッサ1,2,3
は、自己診断試験を行う自己診断試験実行手段10、そ
の結果が正常であれば、正常フラグ61〜63を設定す
る正常フラグ設定手段11、占有フラグ80を読みだ
し、その値が有効であれば自プロセッサをシステム初期
設定プロセッサと認識する占有フラグ監視手段13、占
有フラグ80を無効にする占有フラグ設定手段14、及
びシステム初期設定プロセッサ時、正常フラグ61〜6
3が設定されていて、かつ終了フラグ71が設定されて
いないプロセッサを選択し、選択したプロセッサに対し
て初期設定を行う初期設定実行手段19を設け初期設定
の結果が正常であれば、対応するプロセッサの終了フラ
グ71〜73を設定し、初期設定の結果が異常であれ
ば、対応するプロセッサの正常フラグ61〜63を無効
にする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は情報処理装置の初期設定
方式に関し、特にマルチプロセッサシステムの初期設定
方式に関する。
【0002】
【従来の技術】従来、この種の情報処理装置の初期設定
は、それ専用のシステム初期設定プロセッサを持ち、そ
のプロセッサがシステムを構成する各プロセッサに対し
て初期設定を実行していた。
【0003】
【発明が解決しようとする課題】上述した従来の情報処
理装置の初期設定方式では、システムの初期設定を行う
専用のシステム初期設定プロセッサが、システムに最低
1個必要であり、このことがシステム価格低減の障害と
なっていた。また、専用のシステム初期設定プロセッサ
が故障したとき、システムの初期設定が実行できなくな
るという問題点も持っていた。
【0004】
【課題を解決するための手段】本発明の第1の方式は、
複数プロセッサに共有される記憶手段を備えたマルチプ
ロセッサシステムの電源投入時、又は初期化要求時に実
行されるシステム初期設定方式において、前記各プロセ
ッサは、プロセッサの自己診断試験を行う自己診断試験
実行手段と、該自己診断試験の結果が正常であれば、前
記記憶手段内の自プロセッサの正常フラグを設定する正
常フラグ設定手段と、前記記憶手段内の占有フラグを読
み出し、その値が有効であれば自プロセッサをシステム
初期設定プロセッサと認識する占有フラグ監視手段と、
前記占有フラグを無効にする占有フラグ設定手段と、シ
ステム初期設定プロセッサである場合、前記記憶手段か
ら正常フラグが設定されていて、かつ終了フラグが設定
されていないプロセッサを選択し、選択したプロセッサ
に対して初期設定を行う初期設定実行手段と、該初期設
定の結果が正常であれば、前記記憶手段内の対応するプ
ロセッサの終了フラグを設定する終了フラグ設定手段と
を有し、前記初期設定実行手段は前記初期設定の結果が
異常であれば、前記記憶手段内の対応するプロセッサの
正常フラグを無効にし、システムを構成するプロセッサ
のうちの1つがシステムの初期設定を実行することを特
徴とするマルチプロセッサシステムの初期設定方式を特
徴とする。
【0005】本発明の第2の方式は、複数プロセッサに
共有される記憶手段を備えたマルチプロセッサシステム
の電源投入時、又は初期化要求時に実行されるシステム
初期設定方式において、前記各プロセッサは、プロセッ
サの自己診断試験を行う自己診断試験実行手段と、該自
己診断試験の結果が正常であれば、前記記憶手段内の自
プロセッサの正常フラグを設定する正常フラグ設定手段
と、前記記憶手段内の占有フラグ及び優先順位テーブル
を読み出し、自プロセッサの優先順位が有効であれば自
プロセッサをシステム初期設定プロセッサと認識する優
先順位認識手段と、システム初期設定プロセッサである
場合、前記記憶手段から正常フラグが設定されていて、
かつ終了フラグが設定されていないプロセッサを選択
し、選択したプロセッサに対して初期設定を行う初期設
定実行手段と該初期設定の結果が正常であれば、前記記
憶手段内の対応するプロセッサの終了フラグを設定する
終了フラグ設定手段とを有し、前記初期設定実行手段は
前記書記設定の結果が異常であれば、前記記憶手段内の
対応するプロセッサの正常フラグを無効にし、システム
を構成するプロセッサのうちの1つがシステムの初期設
定を実行することを特徴とするマルチプロセッサシステ
ムの初期設定方式を特徴とする。
【0006】本発明の第3の方式は、複数プロセッサに
共有される記憶手段を備えたマルチプロセッサシステム
の電源投入時、又は初期化要求時に実行されるシステム
初期設定方式において、前記各プロセッサは、プロセッ
サの自己診断試験を行う自己診断試験手段と、該自己診
断試験の結果が正常であれば、前記記憶手段内の自プロ
セッサの正常フラグを設定する正常フラグ設定手段と、
前記記憶手段内の正常フラグ及び優先順位テーブルを読
み出し、自プロセッサの優先順位が有効であれば自プロ
セッサをシステム初期設定プロセッサと認識する優先順
位認識手段と、システム初期設定プロセッサである場
合、前記記憶手段から正常フラグが設定されているプロ
セッサを選択し、選択したプロセッサ内の終了フラグを
読み出し、設定されていなければ、選択したプロセッサ
に対して初期設定を行う初期設定実行手段と、初期設定
の結果が正常であれば、選択したプロセッサ内の終了フ
ラグを設定する終了フラグ設定手段とを有し、前記初期
設定実行手段は初期設定の結果が異常であれば、共有す
る記憶手段内の対応するプロセッサの正常フラグを無効
にし、システムを構成するプロセッサのうちの1つがシ
ステムの初期設定を実行することを特徴とするマルチプ
ロセッサシステムの初期設定方式を特徴とする。
【0007】本発明の第4の方式は、複数プロセッサに
共有される記憶手段を備えたマルチプロセッサシステム
の電源投入時、又は初期化要求時に実行されるシステム
初期設定方式において、前記各プロセッサは、プロセッ
サの自己診断試験を行う自己診断試験手段と、該自己診
断試験の結果が正常であれば、前記記憶手段内の自プロ
セッサの正常フラグを設定する正常フラグ設定手段と、
前記記憶手段の占有フラグを読み出し、その値が有効で
あれば自プロセッサをシステム初期設定プロセッサと認
識する占有フラグ監視手段と、前記占有フラグを無効に
する占有フラグ設定手段と、システム初期設定プロセッ
サである場合、前記記憶手段から正常フラグが設定され
ているプロセッサを選択し、選択したプロセッサ内の終
了フラグを読み出し、設定されていなければ、選択した
プロセッサに対して初期設定を行う初期設定実行手段
と、初期設定の結果が正常であれば、選択したプロセッ
サ内の終了フラグを設定する終了フラグ設定手段とを有
し、前記初期設定実行手段は初期設定の結果が異常であ
れば、共有する記憶手段内の対応するプロセッサの正常
フラグを無効にし、システムを構成するプロセッサのう
ちの1つがシステムの初期設定を実行することを特徴と
するマルチプロセッサシステムの初期設定方式を特徴と
する。
【0008】
【実施例】次に、本発明について図面を参照して説明す
る。
【0009】図1は本発明の第1の実施例を示すブロッ
ク図で、1〜3は同一構成、同一機能のプロセッサ、8
は各プロセッサで共有する記憶手段である。ここでは、
プロセッサ1がシステム初期設定プロセッサとなり、ま
ずプロセッサ2に対して初期設定を実行することを想定
している。
【0010】プロセッサ1において、10は自己診断試
験実行手段、11は正常フラグ設定手段、12は終了フ
ラグ設定手段、13は占有フラグ監視手段、14は占有
フラグ設定手段、19は初期設定実行手段である。プロ
セッサ2およびプロセッサ3も特に図示しないがプロセ
ッサ1と同様の構成である。
【0011】記憶手段8において、61はプロセッサ1
正常フラグ、62はプロセッサ2正常フラグ、63はプ
ロセッサ3正常フラグ、71はプロセッサ1終了フラ
グ、72はプロセッサ2正常フラグ、73はプロセッサ
3正常フラグ、80は占有フラグである。各正常フラグ
61〜63は該当するプロセッサの自己診断試験が正常
に行われたとき設定され、各終了フラグ71〜73は該
当するプロセッサの初期設定が終了されたとき設定され
る。また占有フラグ80はいずれかのプロセッサが初期
化しうる状態のときは無効化され、そうでないとき有効
化されている。
【0012】次に、動作について具体的に説明する。シ
ステムの電源投入時、又は初期化要求時に、各プロセッ
サはそれぞれ自プロセッサの自己診断試験実行手段を用
いて自プロセッサの自己診断試験を実行する。例えば、
プロセッサ1においては、自己診断試験実行手段10
は、自プロセッサであるプロセッサ1の自己診断試験を
実行し、自己診断試験の結果が正常であれば、正常フラ
グ設定手段11に対してプロセッサ1正常フラグ61の
設定を指示する。もし、自己診断試験の結果が異常であ
れば、自プロセッサの動作を停止し、プロセッサ1正常
フラグ61は設定しない。
【0013】正常フラグ設定手段11は、バス100を
介して記憶手段8にアクセスし、記憶手段8内の自プロ
セッサのエリアにプロセッサ1正常フラグ61を設定
し、占有フラグ監視手段13に対して占有フラグ80の
監視を指示する。
【0014】占有フラグ監視手段13は、バス100を
介して記憶手段8にアクセスし、記憶手段8内の占有フ
ラグ80を読み出し、その値が有効(例えば、セットさ
れている)であれば、占有フラグ設定手段14に対して
占有フラグ80の無効化(例えば、リセットする)を指
示する。
【0015】占有フラグ設定手段14は、バス100を
介して記憶手段8にアクセスし、記憶手段8内の占有フ
ラグ80を無効にし、占有フラグ監視手段13は初期設
定実行手段19に対してプロセッサ(自プロセッサ含
む)の初期設定の実行を指示する。
【0016】初期設定実行手段19は、バス100を介
して(このルートは図示省略)記憶手段8にアクセス
し、記憶手段8内の各プロセッサの正常フラグ62〜6
3と終了フラグ72〜73を読み出し、正常フラグが有
効かつ終了フラグが設定されていないプロセッサ(例え
ばプロセッサ2)を選択し、選択したプロセッサに対し
て初期設定を実行し、初期設定の結果が正常であれば、
終了フラグ設定手段12に対して選択したプロセッサの
終了フラグ(例えば、プロセッサ2終了フラグ72)の
設定を指示する。
【0017】もし、初期設定の結果が異常であれば、正
常フラグ設定手段11に対して選択したプロセッサの正
常フラグ(例えば、プロセッサ2正常フラグ62)の無
効化を指示し、他プロセッサの初期設定を開始する。
【0018】もし、終了フラグが設定されていないプロ
セッサがなければ、システムの初期設定は終了となる。
終了フラグ設定手段12は、バス100を介して記憶手
段8にアクセスし、記憶手段8内の選択したプロセッサ
に対応する終了フラグを設定する。
【0019】図5は本実施例のフローチャートであり、
以上説明したマルチプロセッサシステムの概略個別動作
フローを示す。本フローチャートにおいて、YはYE
S、NはNOを示す。
【0020】図2は本発明の第2の実施例を示すブロッ
ク図で、1〜3は同一構成、同一機能のプロセッサ、8
は各プロセッサで共有する記憶手段である。ここでは、
プロセッサ1がシステム初期設定プロセッサとなり、ま
ずプロセッサ200に対して初期設定を実行することを
想定している。プロセッサ100において、10は自己
診断試験実行手段、11は正常フラグ設定手段、12は
終了フラグ設定手段、17は優先順位認識手段、19は
初期設定実行手段である。プロセッサ2およびプロセッ
サ3も特に図示しないがプロセッサ1と同様の構成であ
る。
【0021】記憶手段8において、61はプロセッサ1
正常フラグ、62はプロセッサ2正常フラグ、63はプ
ロセッサ3正常フラグ、71はプロセッサ1終了フラ
グ、72はプロセッサ2正常フラグ、73はプロセッサ
3正常フラグ、90は優先順位テーブルである。
【0022】図2と図1において、共通な参照番号が付
された構成要素は両図で共通である。
【0023】次に、動作について具体的に説明する。シ
ステムの電源投入時、又は初期化要求時に、各プロセッ
サはそれぞれ自プロセッサの自己診断試験実行手段を用
いて自プロセッサの自己診断試験を実行する。例えば、
プロセッサ1においては、自己診断試験実行手段10
は、自プロセッサであるプロセッサ1の自己診断試験を
実行し、自己診断試験の結果が正常であれば、正常フラ
グ設定手段1に対して自プロセッサ1の正常フラグ61
の設定を指示する。もし、自己診断試験の結果が異常で
あれば、自プロセッサの動作を停止し、自己プロセッサ
1の正常フラグ61は設定しない。
【0024】正常フラグ設定手段11は、バス100を
介して記憶手段8にアクセスし、記憶手段8内の自プロ
セッサのエリアにプロセッサ1正常フラグ61を設定
し、優先順位認識手段12に対して優先順位テーブル9
0と各プロセッサの正常フラグ61〜63の監視を指示
する。
【0025】優先順位認識手段17は、バス100を介
して記憶手段8にアクセスし、記憶手段8内の各プロセ
ッサの正常フラグ61〜63を読み出し、その値が有効
であるプロセッサについて、優先順位テーブル90に予
め設定されている各プロセッサの優先順位を読み出し、
自プロセッサの優先順位が有効(例えば、優先順位が最
も高い)であるとき、初期設定実行手段19に対してプ
ロセッサ(自プロセッサ含む)の初期設定の実行を指示
する。
【0026】初期設定実行手段19は、バス100を介
して記憶手段8にアクセスし、記憶手段8内の各プロセ
ッサの正常フラグ62〜63と終了フラグ72〜73を
読み出し、正常フラグが有効かつ終了フラグが設定され
ていないプロセッサ(例えば、プロセッサ2)を選択
し、選択したプロセッサに対して初期設定を実行し、初
期設定の結果が正常であれば、終了フラグ設定手段12
に対して選択したプロセッサの終了フラグ(例えば、プ
ロセッサ2終了フラグ72)の設定を指示する。
【0027】もし、初期設定の結果が異常であれば、正
常フラグ設定手段11に対して選択したプロセッサの正
常フラグ(例えば、プロセッサ2正常フラグ62)の無
効化を指示し、他プロセッサの初期設定を開始する。
【0028】もし、正常フラグが有効かつ優先順位が有
効であるプロセッサがなければ、システムの初期設定は
終了となる。終了フラグ設定手段12はバス100を介
して記憶手段8にアクセスし、記憶手段8内の選択した
プロセッサに対応する終了フラグを設定する。
【0029】図6は本実施例のフローチャートであり、
以上説明したマルチプロセッサシステムの概略個別動作
フローを示す。
【0030】図3は本発明の第3の一実施例を示すブロ
ック図で、1〜3は同一構成、同一機能のプロセッサ、
8は各プロセッサで共有する記憶手段である。ここでは
特に、プロセッサ1がシステム初期設定プロセッサとな
り、まずプロセッサ2に対して初期設定を実行すること
を想定している。
【0031】プロセッサ1において、10は自己診断試
験実行手段、11は正常フラグ設定手段、12は終了フ
ラグ設定手段、17は優先順位認識手段、19は初期設
定実行手段、71は終了フラグである。プロセッサ2お
よびプロセッサ3も、特に図示しないがプロセッサ1と
同様の構成である。
【0032】記憶手段8において、61はプロセッサ1
正常フラグ、62はプロセッサ2正常フラグ、63はプ
ロセッサ3正常フラグ、90は優先順位テーブルであ
る。
【0033】次に、動作について具体的に説明する。シ
ステムの電源投入時、又は初期化要求時に、各プロセッ
サはそれぞれ自プロセッサの自己診断試験実行手段を用
いて自プロセッサの自己診断試験を実行する。例えば、
プロセッサ1においては、自己診断試験実行手段10は
自プロセッサであるプロセッサ1の自己診断試験を実行
し、自己診断試験の結果が正常であれば、正常フラグ設
定手段11に対してプロセッサ1の正常フラグ61の設
定を指示する。もし、自己診断試験の結果が以上であれ
ば、自プロセッサの動作を停止し、自プロセッサの正常
フラグは設定しない。
【0034】正常フラグ設定手段11は、バス100を
介して記憶手段8にアクセスし、記憶手段8内の自プロ
セッサおエリアにプロセッサ1正常フラグ61を設定
し、優先順位認識手段12に対して優先順位テーブル9
0と各プロセッサの正常フラグ61〜63の監視を指示
する。
【0035】優先順位認識手段17は、バス100を介
して記憶手段8にアクセスし、記憶手段8内の各プロセ
ッサの正常フラグ61〜63を読み出し、その値が有効
であるプロセッサについて、優先順位テーブル90に予
め設定されている各プロセッサの優先順位を読み出し、
自プロセッサの優先順位が有効(例えば、優先順位が最
も高い)であるとき、初期設定実行手段19に対してプ
ロセッサ(自プロセッサ含む)の初期設定の実行を指示
する。
【0036】初期設定実行手段19は、バス100を介
して記憶手段8にアクセスし、記憶手段8内の各プロセ
ッサの正常フラグ62〜63を読み出し、正常フラグが
有効なプロセッサ(例えば、プロセッサ2)を選択し、
選択したプロセッサ内の終了フラグ(例えば、終了フラ
グ72)を読み出し、終了フラグが設定されていなけれ
ば、そのプロセッサに対して初期設定を実行し、初期設
定の結果が正常であれば、終了フラグ設定手段12に対
して選択したプロセッサ内の終了フラグ(例えば、終了
フラグ72)の設定を指示する。
【0037】もし、初期設定の結果が異常であれば、正
常フラグ設定手段11に対して選択したプロセッサの正
常フラグ(例えば、プロセッサ2正常フラグ62)の無
効化を指示し、他プロセッサの初期設定を開始する。
【0038】もし、選択された全てのプロセッサ内の終
了フラグが設定されると、システムの初期設定は終了と
なる。終了フアグ設定手段12は、バス100を介して
選択したプロセッサにアクセスし、プロセッサ内の終了
フラグを設定する。
【0039】図7は本実施例のフローチャートで、以上
説明したマルチプロセッサシステムの概略個別動作フロ
ーを示す。
【0040】図4は本発明の第4の実施例を示すブロッ
ク図で、1〜3は同一構成、同一機能のプロセッサ、8
は各プロセッサで共有する記憶手段である。ここでは特
に、プロセッサ1がシステム初期設定プロセッサとな
り、まずプロセッサ2に対して初期設定を実行すること
を想定している。
【0041】プロセッサ1において、10は自己診断試
験実行手段、11は正常フラグ設定手段、12は終了フ
ラグ設定手段、13は占有フラグ監視手段、14は占有
フラグ設定手段、19は初期設定実行手段、71は終了
フラグである。プロセッサ2において、72は終了フラ
グであり、特に図示しないがプロセッサ1と同様、以上
説明した各手段で構成される。プロセッサ3も同様であ
る。
【0042】記憶手段8において、61はプロセッサ1
正常フラグ、62はプロセッサ2正常フラグ、63はプ
ロセッサ3正常フラグ、80は占有フラグである。
【0043】次に、動作について具体的に説明する。シ
ステムの電源投入時、又は初期化要求時に、各プロセッ
サはそれぞれ自プロセッサの自己診断試験実行手段を用
いて自プロセッサの自己診断試験を実行する。例えば、
プロセッサ1においては、自己診断試験実行手段10
は、自プロセッサであるプロセッサ1の自己診断試験を
実行し、自己診断試験の結果が正常であれば、正常フラ
グ設定手段11に対してプロセッサ1の正常フラグ61
の設定を指示する。もし、自己診断試験の結果が異常で
あれば、自プロセッサの動作を停止し、プロセッサ1の
正常フラグ61の設定は行わない。
【0044】正常フラグ設定手段11は、バス100を
介して記憶手段8にアクセスし、記憶手段8内の自プロ
セッサのエリアにプロセッサ1正常フラグ61を設定
し、占有フラグ監視手段13に対して占有フラグの監視
を指示する。
【0045】占有フラグ監視手段13は、バス100を
介して記憶手段8にアクセスし、記憶手段8内の占有フ
ラグ80を読み出し、その値が有効(例えば、セットさ
れている)であれば、占有フラグ設定手段14に対して
占有フラグ80の無効化(例えば、リセットする)を指
示する。
【0046】占有フラグ設定手段14は、バス100を
介して記憶手段8にアクセスし、記憶手段8内の占有フ
ラグ80を無効にし、初期設定実行手段19に対してプ
ロセッサ(自プロセッサ含む)の初期設定の実行を指示
する。
【0047】初期設定実行手段19は、バス100を介
して記憶手段8にアクセスし、記憶手段8内の各プロセ
ッサの正常フラグ62〜63を読み出し、正常フラグが
有効なプロセッサ(例えば、プロセッサ2)を選択し、
選択したプロセッサ内の終了フラグ(例えば、終了フラ
グ72)を読み出し、終了フラグが設定されていなけれ
ば、そのプロセッサに対して初期設定を実行し、初期設
定の結果が正常であれば、終了フラグ設定手段12に対
して選択したプロセッサの終了フラグ(例えば、終了フ
ラグ72)の設定を指示する。
【0048】もし、初期設定の結果が異常であれば、正
常フラグ設定手段11に対して選択したプロセッサの正
常フラグ(例えば、プロセッサ2正常フラグ62)の無
効化を指示し、他プロセッサの初期設定を開始する。
【0049】もし、終了フラグが設定されていないプロ
セッサがなければ、システムの初期設定は終了となる。
終了フラグ設定手段12は、バス100を介して選択し
たプロセッサにアクセスし、プロセッサ内の終了フラグ
を設定する。
【0050】図8は本実施例のフローチャートで、以上
説明したマルチプロセッサシステムの概略個別動作フロ
ーを示す。
【0051】
【発明の効果】以上説明したように、本発明のマルチプ
ロセッサシステムの初期設定方式はシステを構成するプ
ロセッサのうちの1つがシステムの初期設定を実行する
ことにより、専用のシステム初期設定プロセッサが必要
となる。
【0052】またシステムを構成するいくつかのプロセ
ッサがシステム初期設定プロセッサとなりうる為、シス
テム初期設定プロセッサの故障にも容易に対応すること
が可能となり、システムの信頼性が向上するという効果
がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すブロック図であ
る。
【図2】本発明の第2の実施例を示すブロック図であ
る。
【図3】本発明の第3の実施例を示すブロック図であ
る。
【図4】本発明の第4の実施例を示すブロック図であ
る。
【図5】図1に示した実施例のフローチャートである。
【図6】図2に示した実施例のフローチャートである。
【図7】図3に示した実施例のフローチャートである。
【図8】図4に示した実施例のフローチャートである。
【符号の説明】
1,2,3 プロセッサ 8 記憶手段 10 自己診断試験実行手段 11 正常フラグ設定手段 12 終了フラグ設定手段 13 占有フラグ監視手段 14 占有フラグ設定手段 17 優先認識実行手段 19 初期設定実行手段 61 プロセッサ1正常フラグ 62 プロセッサ2正常フラグ 63 プロセッサ3正常フラグ 71 プロセッサ1終了フラグ 72 プロセッサ2終了フラグ 73 プロセッサ3終了フラグ 80 占有フラグ 90 優先順位テーブル 100 バス

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数プロセッサに共有される記憶手段を
    備えたマルチプロセッサシステムの電源投入時、又は初
    期化要求時に実行されるシステム初期設定方式におい
    て、前記各プロセッサは、 プロセッサの自己診断試験を行う自己診断試験実行手段
    と、 該自己診断試験の結果が正常であれば、前記記憶手段内
    の自プロセッサの正常フラグを設定する正常フラグ設定
    手段と、 前記記憶手段内の占有フラグを読み出し、その値が有効
    であれば自プロセッサをシステム初期設定プロセッサと
    認識する占有フラグ監視手段と、 前記占有フラグを無効にする占有フラグ設定手段と、 システム初期設定プロセッサである場合、前記記憶手段
    から正常フラグが設定されていて、かつ終了フラグが設
    定されていないプロセッサを選択し、選択したプロセッ
    サに対して初期設定を行う初期設定実行手段と、 該初期設定の結果が正常であれば、前記記憶手段内の対
    応するプロセッサの終了フラグを設定する終了フラグ設
    定手段とを有し、 前記初期設定実行手段は前記初期設定の結果が異常であ
    れば、前記記憶手段内の対応するプロセッサの正常フラ
    グを無効にし、 システムを構成するプロセッサのうちの1つがシステム
    の初期設定を実行することを特徴とするマルチプロセッ
    サシステムの初期設定方式。
  2. 【請求項2】 複数プロセッサに共有される記憶手段を
    備えたマルチプロセッサシステムの電源投入時、又は初
    期化要求時に実行されるシステム初期設定方式におい
    て、前記各プロセッサは、 プロセッサの自己診断試験を行う自己診断試験実行手段
    と、 該自己診断試験の結果が正常であれば、前記記憶手段内
    の自プロセッサの正常フラグを設定する正常フラグ設定
    手段と、 前記記憶手段内の占有フラグ及び優先順位テーブルを読
    み出し、自プロセッサの優先順位が有効であれば自プロ
    セッサをシステム初期設定プロセッサと認識する優先順
    位認識手段と、 システム初期設定プロセッサである場合、前記記憶手段
    から正常フラグが設定されていて、かつ終了フラグが設
    定されていないプロセッサを選択し、選択したプロセッ
    サに対して初期設定を行う初期設定実行手段と、 該初期設定の結果が正常であれば、前記記憶手段内の対
    応するプロセッサの終了フラグを設定する終了フラグ設
    定手段とを有し、 前記初期設定実行手段は前記書記設定の結果が異常であ
    れば、前記記憶手段内の対応するプロセッサの正常フラ
    グを無効にし、 システムを構成するプロセッサのうちの1つがシステム
    の初期設定を実行することを特徴とするマルチプロセッ
    サシステムの初期設定方式。
  3. 【請求項3】 複数プロセッサに共有される記憶手段を
    備えたマルチプロセッサシステムの電源投入時、又は初
    期化要求時に実行されるシステム初期設定方式におい
    て、前記各プロセッサは、 プロセッサの自己診断試験を行う自己診断試験手段と、 該自己診断試験の結果が正常であれば、前記記憶手段内
    の自プロセッサの正常フラグを設定する正常フラグ設定
    手段と、 前記記憶手段内の正常フラグ及び優先順位テーブルを読
    み出し、自プロセッサの優先順位が有効であれば自プロ
    セッサをシステム初期設定プロセッサと認識する優先順
    位認識手段と、 システム初期設定プロセッサである場合、前記記憶手段
    から正常フラグが設定されているプロセッサを選択し、
    選択したプロセッサ内の終了フラグを読み出し、設定さ
    れていなければ、選択したプロセッサに対して初期設定
    を行う初期設定実行手段と、 初期設定の結果が正常であれば、選択したプロセッサ内
    の終了フラグを設定する終了フラグ設定手段とを有し、 前記初期設定実行手段は初期設定の結果が異常であれ
    ば、共有する記憶手段内の対応するプロセッサの正常フ
    ラグを無効にし、 システムを構成するプロセッサのうちの1つがシステム
    の初期設定を実行することを特徴とするマルチプロセッ
    サシステムの初期設定方式。
  4. 【請求項4】 複数プロセッサに共有される記憶手段を
    備えたマルチプロセッサシステムの電源投入時、又は初
    期化要求時に実行されるシステム初期設定方式におい
    て、前記各プロセッサは、 プロセッサの自己診断試験を行う自己診断試験手段と、 該自己診断試験の結果が正常であれば、前記記憶手段内
    の自プロセッサの正常フラグを設定する正常フラグ設定
    手段と、 前記記憶手段の占有フラグを読み出し、その値が有効で
    あれば自プロセッサをシステム初期設定プロセッサと認
    識する占有フラグ監視手段と、 前記占有フラグを無効にする占有フラグ設定手段と、 システム初期設定プロセッサである場合、前記記憶手段
    から正常フラグが設定されているプロセッサを選択し、
    選択したプロセッサ内の終了フラグを読み出し、設定さ
    れていなければ、選択したプロセッサに対して初期設定
    を行う初期設定実行手段と、 初期設定の結果が正常であれば、選択したプロセッサ内
    の終了フラグを設定する終了フラグ設定手段とを有し、 前記初期設定実行手段は初期設定の結果が異常であれ
    ば、共有する記憶手段内の対応するプロセッサの正常フ
    ラグを無効にし、 システムを構成するプロセッサのうちの1つがシステム
    の初期設定を実行することを特徴とするマルチプロセッ
    サシステムの初期設定方式。
JP04252416A 1992-09-22 1992-09-22 マルチプロセッサシステムの初期設定方式 Expired - Lifetime JP3076155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04252416A JP3076155B2 (ja) 1992-09-22 1992-09-22 マルチプロセッサシステムの初期設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04252416A JP3076155B2 (ja) 1992-09-22 1992-09-22 マルチプロセッサシステムの初期設定方式

Publications (2)

Publication Number Publication Date
JPH06103250A true JPH06103250A (ja) 1994-04-15
JP3076155B2 JP3076155B2 (ja) 2000-08-14

Family

ID=17237054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04252416A Expired - Lifetime JP3076155B2 (ja) 1992-09-22 1992-09-22 マルチプロセッサシステムの初期設定方式

Country Status (1)

Country Link
JP (1) JP3076155B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642506A (en) * 1994-12-14 1997-06-24 International Business Machines Corporation Method and apparatus for initializing a multiprocessor system
US6584560B1 (en) 2000-04-19 2003-06-24 Dell Usa, L.P. Method and system for booting a multiprocessor computer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642506A (en) * 1994-12-14 1997-06-24 International Business Machines Corporation Method and apparatus for initializing a multiprocessor system
US5867702A (en) * 1994-12-14 1999-02-02 International Business Machines Corporation Method and apparatus for initializing a multiprocessor system
US6584560B1 (en) 2000-04-19 2003-06-24 Dell Usa, L.P. Method and system for booting a multiprocessor computer

Also Published As

Publication number Publication date
JP3076155B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
JPS63231560A (ja) データ処理システム
JPH06103250A (ja) マルチプロセッサシステムの初期設定方式
JP3126006B2 (ja) プログラマブルコントローラ
JPH05233560A (ja) 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法
JPH11224244A (ja) 情報処理装置及びそのシステム構成情報の自動生成方法及び記録媒体
JP3036449B2 (ja) メモリ診断装置
JP2517370B2 (ja) インテリジェント計測カ―ドの制御方法
JPH0635747A (ja) デバッグ支援装置
JPH0648453B2 (ja) 周辺装置初期化制御方式
JPH07110790A (ja) メモリ診断装置
JPH01309155A (ja) メモリ制御装置
JPS6029131B2 (ja) 診断方式
JP2682746B2 (ja) 仮想計算機システム
JPH04177452A (ja) 情報処理装置
JPH0589031A (ja) マイクロプロセツサ
JP2000020498A (ja) マイクロコンピュータおよびその復帰方法
JPH0217555A (ja) メモリ診断方式
JPH04175848A (ja) 記憶装置
JP2000207275A (ja) 処理装置
JPH0546537A (ja) バス制御システム
JPH04209046A (ja) メモリアクセス回路
JPS645342B2 (ja)
JPH07129524A (ja) 二重化システムの高速切替装置
JPS63298549A (ja) メモリ装置
JPH0236972B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000516