JPH06105755B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPH06105755B2 JPH06105755B2 JP60254477A JP25447785A JPH06105755B2 JP H06105755 B2 JPH06105755 B2 JP H06105755B2 JP 60254477 A JP60254477 A JP 60254477A JP 25447785 A JP25447785 A JP 25447785A JP H06105755 B2 JPH06105755 B2 JP H06105755B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thick film
- scribe line
- electronic component
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Description
【発明の詳細な説明】 （ａ）技術分野 この発明は、基板上に回路パターンを形成することによ
り厚膜素子等の電子部品とする電子部品の製造方法に関
する。
り厚膜素子等の電子部品とする電子部品の製造方法に関
する。
（ｂ）従来技術とその欠点 例えば厚膜素子は、アルミナ等からなる薄板状の基板表
面上に各素子の厚膜パターンを複数まとめて形成した後
に、基板を縦横に分割して個々の素子とするように製造
される。このため従来の厚膜素子の製造は、第３図に示
すように、基板表面上に予め縦横の溝状のスクライブラ
インを形成しておいて、基板の分割がゴムローラによる
割り工程によって容易に行い得るようにしていた。
面上に各素子の厚膜パターンを複数まとめて形成した後
に、基板を縦横に分割して個々の素子とするように製造
される。このため従来の厚膜素子の製造は、第３図に示
すように、基板表面上に予め縦横の溝状のスクライブラ
インを形成しておいて、基板の分割がゴムローラによる
割り工程によって容易に行い得るようにしていた。
このような従来の方法を用いて、例えばチップ抵抗器を
製造する場合には、第４図に示すように、各素子の区切
内の両端部に導体ペーストを印刷焼成することにより電
極3,3を形成するとともに、この電極3,3間に抵抗体ペー
ストを印刷焼成することにより抵抗体４を形成すること
になる。このとき、両電極3,3側の各素子の区切りの端
面にも後に横電極が形成されるので、この横方向に隣接
する素子の向かい合う電極3,3はスクライブライン２を
またいで一体に形成される。
製造する場合には、第４図に示すように、各素子の区切
内の両端部に導体ペーストを印刷焼成することにより電
極3,3を形成するとともに、この電極3,3間に抵抗体ペー
ストを印刷焼成することにより抵抗体４を形成すること
になる。このとき、両電極3,3側の各素子の区切りの端
面にも後に横電極が形成されるので、この横方向に隣接
する素子の向かい合う電極3,3はスクライブライン２を
またいで一体に形成される。
このような従来の厚膜素子の製造方法も、各素子が3.2
×1.6mm角程度の大きさの場合には問題がない。ところ
が、例えば2.0×1.25mm角以下の微小な素子の場合に
は、隣接する厚膜パターンの間隔にも余裕がなくなり、
第４図に示すように厚膜焼成の際のスクライブライン２
へのペーストの流れ込みにより縦方向に隣接する電極3,
3間に導体によるブリッジ５が形成され、第４図の一点
鎖線で示すような閉回路６が形成される場合がある。こ
のように閉回路６が形成されると、抵抗体４の抵抗値を
各素子毎に測定することができないので、レーザートリ
ミング等による抵抗値の調整作業は基板１を分割してか
らでなければ行うことができず、この調整作業やその後
の工程の作業性が悪くなるという欠点が生じる。また、
2.0×1.25mm角以下の微小な素子では基板１の厚さも極
めて薄くなるので、従来のように縦横にスクライブライ
ン２を形成したのでは印刷工程等で基板を吸引し固定す
る際に基板１が破損する場合がある。さらに、このよう
に基板１に予め縦横のスクライブライン２を形成してお
いて厚膜パターン焼成後に割って分割する方法では、分
割面がストレートにならず斜め割れ等が生じ易くなる。
すると第５図に示すように、この分割面にも横電極７を
形成する場合に導体ペーストを確実に塗布することがで
きず、第５図に示すような断線８を生ずるおそれもあ
る。
×1.6mm角程度の大きさの場合には問題がない。ところ
が、例えば2.0×1.25mm角以下の微小な素子の場合に
は、隣接する厚膜パターンの間隔にも余裕がなくなり、
第４図に示すように厚膜焼成の際のスクライブライン２
へのペーストの流れ込みにより縦方向に隣接する電極3,
3間に導体によるブリッジ５が形成され、第４図の一点
鎖線で示すような閉回路６が形成される場合がある。こ
のように閉回路６が形成されると、抵抗体４の抵抗値を
各素子毎に測定することができないので、レーザートリ
ミング等による抵抗値の調整作業は基板１を分割してか
らでなければ行うことができず、この調整作業やその後
の工程の作業性が悪くなるという欠点が生じる。また、
2.0×1.25mm角以下の微小な素子では基板１の厚さも極
めて薄くなるので、従来のように縦横にスクライブライ
ン２を形成したのでは印刷工程等で基板を吸引し固定す
る際に基板１が破損する場合がある。さらに、このよう
に基板１に予め縦横のスクライブライン２を形成してお
いて厚膜パターン焼成後に割って分割する方法では、分
割面がストレートにならず斜め割れ等が生じ易くなる。
すると第５図に示すように、この分割面にも横電極７を
形成する場合に導体ペーストを確実に塗布することがで
きず、第５図に示すような断線８を生ずるおそれもあ
る。
また、このような事情は厚膜素子に限らず、他の基板上
に回路パターンを形成する電子部品においても同様であ
る。
に回路パターンを形成する電子部品においても同様であ
る。
（ｃ）発明の目的 この発明は、このような事情に鑑みなされたものであっ
て、基板表面上のスクライブラインを一方向にのみ形成
し、他方向側はダイシング加工でカットすることによ
り、特に微小な素子の製造の際にも生産性を損なうこと
がない電子部品の製造方法を提供することを目的とす
る。
て、基板表面上のスクライブラインを一方向にのみ形成
し、他方向側はダイシング加工でカットすることによ
り、特に微小な素子の製造の際にも生産性を損なうこと
がない電子部品の製造方法を提供することを目的とす
る。
（ｄ）発明の構成および効果 この発明は、基板表面上に各素子の回路パターンを複数
まとめて形成しこれを縦横に分割して個々の素子とする
電子部品の製造方法において、 基板成形時に同時に各素子の縦横の区切りのうちいずれ
か一方向のスクライブラインを形成し、この基板表面上
に各素子の回路パターンとして他方向側のみに電極を有
する回路パターンを形成し、前記他方向側の区切りはダ
イシング加工によってカットし、前記一方向側の区切り
はスクライブラインに沿って折り割ることにより個々の
素子とすることを特徴とする。
まとめて形成しこれを縦横に分割して個々の素子とする
電子部品の製造方法において、 基板成形時に同時に各素子の縦横の区切りのうちいずれ
か一方向のスクライブラインを形成し、この基板表面上
に各素子の回路パターンとして他方向側のみに電極を有
する回路パターンを形成し、前記他方向側の区切りはダ
イシング加工によってカットし、前記一方向側の区切り
はスクライブラインに沿って折り割ることにより個々の
素子とすることを特徴とする。
この発明を上記のように構成することにより、一方向の
スクライブラインが基板成形時に同時に形成されるた
め、製造工程の簡略化を図ることができるとともに、隣
接する素子間で一体的に形成される回路パターンである
電極が同一方向に並行して形成され、スクライブライン
をまたぐことがないため、このスクライブラインに沿っ
てパターン基材が流れ込みブリッジが形成されるような
ことがなくなる。また、スクライブラインが一方向にの
み形成されるので、基板の厚さが薄い場合にも不用意に
割れが生じるようなことがなくなる。さらに、スクライ
ブラインを形成しない側の素子の分割は、ダイシング加
工によって行うので、分割端面が垂直に形成され電極加
工等を確実に行うことができる。したがって、この発明
は、電子部品の生産性を向上させるとともに製品の品質
向上に貢献することができる。
スクライブラインが基板成形時に同時に形成されるた
め、製造工程の簡略化を図ることができるとともに、隣
接する素子間で一体的に形成される回路パターンである
電極が同一方向に並行して形成され、スクライブライン
をまたぐことがないため、このスクライブラインに沿っ
てパターン基材が流れ込みブリッジが形成されるような
ことがなくなる。また、スクライブラインが一方向にの
み形成されるので、基板の厚さが薄い場合にも不用意に
割れが生じるようなことがなくなる。さらに、スクライ
ブラインを形成しない側の素子の分割は、ダイシング加
工によって行うので、分割端面が垂直に形成され電極加
工等を確実に行うことができる。したがって、この発明
は、電子部品の生産性を向上させるとともに製品の品質
向上に貢献することができる。
（ｅ）実施例 以下、この発明を厚膜素子の製造方法に実施した場合に
ついて説明する。
ついて説明する。
第１図はこの発明の実施例で用いる厚膜素子の基板の平
面図、第２図は同基板の厚膜パターン形成後の部分拡大
平面図である。
面図、第２図は同基板の厚膜パターン形成後の部分拡大
平面図である。
この実施例の厚膜素子の製造方法は、基板１表面上にお
ける各素子の横方向の区切に複数のスクライブライン２
を形成するとともに、この基板１表面上に厚膜パターン
を印刷焼成後、縦方向をダイシング加工によってカット
し、横方向をスクライブラインに沿って折り割ることに
より構成される。スクライブライン２は、基板１の表面
上に裏面に達しない程度に形成された直線状の溝であ
る。基板１は、アルミナを薄板状に形成したセラミック
基板であり、表面のスクライブライン２も金型に線条の
突起を設けておいて同時に形成される。厚膜パターンは
第２図に示すように、基板１表面上の各スクライブライ
ン２で区切られた短冊状の部分に電極3,3と導体４とを
それぞれ交互に配置することにより形成される。厚膜パ
ターンの印刷焼成後は、基板１の裏面に接着シートを貼
付してから基板１の分割を行う。この分割は、まずダイ
シング加工により縦方向にカットして一体に形成された
電極3,3間を切断し、細長い短冊状に分ける。カットは
接着シートを一部残して行い、基板が完全に分離しない
ようにして、後工程の作業性を確保する。次ぎに、この
基板１をゴムローラにかけて各スクライブライン２ごと
に折り割ることにより個々の素子ごとに分割する。
ける各素子の横方向の区切に複数のスクライブライン２
を形成するとともに、この基板１表面上に厚膜パターン
を印刷焼成後、縦方向をダイシング加工によってカット
し、横方向をスクライブラインに沿って折り割ることに
より構成される。スクライブライン２は、基板１の表面
上に裏面に達しない程度に形成された直線状の溝であ
る。基板１は、アルミナを薄板状に形成したセラミック
基板であり、表面のスクライブライン２も金型に線条の
突起を設けておいて同時に形成される。厚膜パターンは
第２図に示すように、基板１表面上の各スクライブライ
ン２で区切られた短冊状の部分に電極3,3と導体４とを
それぞれ交互に配置することにより形成される。厚膜パ
ターンの印刷焼成後は、基板１の裏面に接着シートを貼
付してから基板１の分割を行う。この分割は、まずダイ
シング加工により縦方向にカットして一体に形成された
電極3,3間を切断し、細長い短冊状に分ける。カットは
接着シートを一部残して行い、基板が完全に分離しない
ようにして、後工程の作業性を確保する。次ぎに、この
基板１をゴムローラにかけて各スクライブライン２ごと
に折り割ることにより個々の素子ごとに分割する。
上記のように構成されたこの実施例は、スクライブライ
ン２上に厚膜パターンがまたがって形成されるというこ
とがないので、スクライブライン２に沿ってペーストが
流れ込みブリッジが形成されるというようなおそれがな
くなる。このため、基板１の分割前に、両端の電極3,3
間で各抵抗体４の抵抗値を測定し、レーザートリミング
等により抵抗値の補正を行うことができる。また、スク
ライブライン２は横方向にのみ形成されるので、基板１
が極めて薄い場合にも印刷工程等において基板１を吸引
することにより不用意に割れが生じるようなこともなく
なる。さらに、縦方向の分割はダイシング加工によって
行われるので、各素子の電極3,3側の基板１の切断面は
ストレートにカットされ、従来のような斜め割れが生じ
ることがなくなり、横電極を確実に形成することができ
る。したがって、この実施例は、厚膜素子の生産性の向
上を図るとともに、製品の品質の向上に貢献するとこが
できる。
ン２上に厚膜パターンがまたがって形成されるというこ
とがないので、スクライブライン２に沿ってペーストが
流れ込みブリッジが形成されるというようなおそれがな
くなる。このため、基板１の分割前に、両端の電極3,3
間で各抵抗体４の抵抗値を測定し、レーザートリミング
等により抵抗値の補正を行うことができる。また、スク
ライブライン２は横方向にのみ形成されるので、基板１
が極めて薄い場合にも印刷工程等において基板１を吸引
することにより不用意に割れが生じるようなこともなく
なる。さらに、縦方向の分割はダイシング加工によって
行われるので、各素子の電極3,3側の基板１の切断面は
ストレートにカットされ、従来のような斜め割れが生じ
ることがなくなり、横電極を確実に形成することができ
る。したがって、この実施例は、厚膜素子の生産性の向
上を図るとともに、製品の品質の向上に貢献するとこが
できる。
第１図はこの発明の実施例で用いる厚膜素子の基板の平
面図、第２図は同基板の厚膜パターン形成後の部分拡大
平面図、第３図は従来の厚膜素子の基板の平面図、第４
図は同基板の厚膜パターン形成後の部分拡大平面図、第
５図は同基板の分割後の部分拡大正面図である。 １……基板、２……スリット。
面図、第２図は同基板の厚膜パターン形成後の部分拡大
平面図、第３図は従来の厚膜素子の基板の平面図、第４
図は同基板の厚膜パターン形成後の部分拡大平面図、第
５図は同基板の分割後の部分拡大正面図である。 １……基板、２……スリット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土井 眞人 京都府京都市右京区西院溝崎町21番地 ロ ーム株式会社内 (56)参考文献 特公 昭49−33908（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】基板表面上に各素子の回路パターンを複数
まとめて形成しこれを縦横に分割して個々の素子とする
電子部品の製造方法において、 基板成形時に同時に各素子の縦横の区切りのうちいずれ
か一方向のスクライブラインを形成し、この基板表面上
に各素子の回路パターンとして他方向側のみに電極を有
する回路パターンを形成し、前記他方向側の区切りはダ
イシング加工によってカットし、前記一方向側の区切り
はスクライブラインに沿って折り割ることにより個々の
素子とすることを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254477A JPH06105755B2 (ja) | 1985-11-11 | 1985-11-11 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254477A JPH06105755B2 (ja) | 1985-11-11 | 1985-11-11 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62112349A JPS62112349A (ja) | 1987-05-23 |
| JPH06105755B2 true JPH06105755B2 (ja) | 1994-12-21 |
Family
ID=17265589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254477A Expired - Lifetime JPH06105755B2 (ja) | 1985-11-11 | 1985-11-11 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105755B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244376A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Ltd | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5312928B2 (ja) * | 1972-06-15 | 1978-05-06 |
-
1985
- 1985-11-11 JP JP60254477A patent/JPH06105755B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62112349A (ja) | 1987-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JP2002367817A (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
| JPH06105755B2 (ja) | 電子部品の製造方法 | |
| JP3358990B2 (ja) | チップ型抵抗器の製造方法 | |
| JP4227821B2 (ja) | チップ抵抗器の製造方法 | |
| JP5042420B2 (ja) | チップ抵抗器の製造方法 | |
| JP3753252B2 (ja) | マルチエレメント型チップデバイス及びその製造方法 | |
| JP2633309B2 (ja) | チップ部品用セラミック製基板 | |
| JP4881557B2 (ja) | チップ抵抗器の製造方法 | |
| JP3155851B2 (ja) | チップ型抵抗器の製造方法 | |
| JPH09306710A (ja) | チップネットワーク電子部品 | |
| JP2017152576A (ja) | チップ抵抗器の製造方法 | |
| JPWO1997002579A1 (ja) | マルチエレメント型チップデバイス及びその製造方法 | |
| TWI817476B (zh) | 晶片電阻器及晶片電阻器之製造方法 | |
| JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
| JP3712520B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH0543441Y2 (ja) | ||
| JPH0528725Y2 (ja) | ||
| JP2834968B2 (ja) | 基板を備えた電子部品の製造方法 | |
| JP2004253636A (ja) | チップ抵抗器の製造方法 | |
| JP3812442B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JPH09115706A (ja) | チップ型抵抗器の製造方法 | |
| JPH09139555A (ja) | セラミック基板とその製造装置 | |
| JPH0353444Y2 (ja) | ||
| JPH0335506A (ja) | チップｒネットワークの製造方法 |