JPH06110768A - メモリ初期化方式 - Google Patents
メモリ初期化方式Info
- Publication number
- JPH06110768A JPH06110768A JP26099392A JP26099392A JPH06110768A JP H06110768 A JPH06110768 A JP H06110768A JP 26099392 A JP26099392 A JP 26099392A JP 26099392 A JP26099392 A JP 26099392A JP H06110768 A JPH06110768 A JP H06110768A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- data
- computer
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】コンピュータの外部に接続されるメモリをハー
ドウェアにて高速に初期化すると同時に、並行して他の
プログラムの実行を可能にする。 【構成】このメモリ初期化方式は、コンピュータ１から
の制御信号ｘにより制御信号ｘ，ｗ，ｚを出力しかつ制
御信号ｓによりメモリ書込みの制御信号ｔを外部メモリ
３へ出力する制御部２１と、制御信号ｚによりアドレス
を発生しかつ制御信号ｓを出力するカウンタ２２と、制
御信号ｗによりメモリ書込みデータを生成するデータ生
成器２３とを備える。また、制御信号ｙによりカウンタ
２２からのアドレスバスＦとコンピュータ１からのアド
レスバスＡとを切替えて外部メモリ３へのアドレスバス
Ｄへ出力する切替器２４と、制御信号ｙによりデータ生
成器２３からのデータバスＢとコンピュータ１からのデ
ータバスＡとを切替えて外部メモリ３へのデータバスＥ
へ出力する双方向切替器２５と備える。
ドウェアにて高速に初期化すると同時に、並行して他の
プログラムの実行を可能にする。 【構成】このメモリ初期化方式は、コンピュータ１から
の制御信号ｘにより制御信号ｘ，ｗ，ｚを出力しかつ制
御信号ｓによりメモリ書込みの制御信号ｔを外部メモリ
３へ出力する制御部２１と、制御信号ｚによりアドレス
を発生しかつ制御信号ｓを出力するカウンタ２２と、制
御信号ｗによりメモリ書込みデータを生成するデータ生
成器２３とを備える。また、制御信号ｙによりカウンタ
２２からのアドレスバスＦとコンピュータ１からのアド
レスバスＡとを切替えて外部メモリ３へのアドレスバス
Ｄへ出力する切替器２４と、制御信号ｙによりデータ生
成器２３からのデータバスＢとコンピュータ１からのデ
ータバスＡとを切替えて外部メモリ３へのデータバスＥ
へ出力する双方向切替器２５と備える。
Description
【０００１】
【産業上の利用分野】本発明はメモリ初期化方式に関
し、特にハードウェアにより外部メモリを初期化するメ
モリ初期化方式に関する。
し、特にハードウェアにより外部メモリを初期化するメ
モリ初期化方式に関する。
【０００２】
【従来の技術】図２を参照すると、従来のコンピュータ
による外部メモリのメモリ初期化方式は、コンピュータ
１と；外部メモリ３と；コンピュータ１のアドレスバス
Ａの波形を整形して外部メモリ３のアドレスバスＤに出
力するバッファ４１と、コンピュータ１のデータバスＢ
の波形を整形して外部メモリ３のデータバスＥに出力す
る双方向バッファ４２を有するインタフェース部４とか
ら構成され、外部メモリ３の初期化はコンピュータ１の
ソフトウェアによりアドレスおよびデータを生成して行
っている。
による外部メモリのメモリ初期化方式は、コンピュータ
１と；外部メモリ３と；コンピュータ１のアドレスバス
Ａの波形を整形して外部メモリ３のアドレスバスＤに出
力するバッファ４１と、コンピュータ１のデータバスＢ
の波形を整形して外部メモリ３のデータバスＥに出力す
る双方向バッファ４２を有するインタフェース部４とか
ら構成され、外部メモリ３の初期化はコンピュータ１の
ソフトウェアによりアドレスおよびデータを生成して行
っている。
【０００３】
【発明が解決しようとする課題】この従来のメモリ初期
化方式では、外部メモリ３の任意のアドレス空間を任意
のデータにより初期化を行うには、コンピュータ１のソ
フトウェアによって全アドレスのデータを生成して書込
まなければならないため、外部メモリ３の初期化時に多
大な時間を要し、この間コンピュータ１が占有されるた
め他の作業ができない。
化方式では、外部メモリ３の任意のアドレス空間を任意
のデータにより初期化を行うには、コンピュータ１のソ
フトウェアによって全アドレスのデータを生成して書込
まなければならないため、外部メモリ３の初期化時に多
大な時間を要し、この間コンピュータ１が占有されるた
め他の作業ができない。
【０００４】
【課題を解決するための手段】本発明によるメモリ初期
化方式は、コンピュータからの第１の制御信号により第
２，第３および第４の制御信号を出力するとともに第５
の制御信号によりメモリ書込みの第６の制御信号を外部
メモリへ出力する制御手段と、前記第２の制御信号によ
りアドレスを発生するとともにメモリ書込みのための前
記第５の制御信号を出力するカウンタと、前記第３の制
御信号によりメモリ書込みデータを生成するデータ生成
手段と、前記第４の制御信号により前記カウンタからの
アドレスバスと前記コンピュータからのアドレスバスと
を切替えて前記外部メモリのアドレスバスへアドレスを
出力する第１の切替手段と、前記第４の制御信号により
前記データ生成手段からの前記データバスと前記コンピ
ュータからのデータバスとを切替えて前記外部メモリの
データバスへデータを出力する双方向の第２の切替手段
とを備える。
化方式は、コンピュータからの第１の制御信号により第
２，第３および第４の制御信号を出力するとともに第５
の制御信号によりメモリ書込みの第６の制御信号を外部
メモリへ出力する制御手段と、前記第２の制御信号によ
りアドレスを発生するとともにメモリ書込みのための前
記第５の制御信号を出力するカウンタと、前記第３の制
御信号によりメモリ書込みデータを生成するデータ生成
手段と、前記第４の制御信号により前記カウンタからの
アドレスバスと前記コンピュータからのアドレスバスと
を切替えて前記外部メモリのアドレスバスへアドレスを
出力する第１の切替手段と、前記第４の制御信号により
前記データ生成手段からの前記データバスと前記コンピ
ュータからのデータバスとを切替えて前記外部メモリの
データバスへデータを出力する双方向の第２の切替手段
とを備える。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。本発明の一実施例を示す図１を参照すると、メモリ
初期化方式は、コンピュータ１と；外部メモリ３と；ア
ドレスを発生するカウンタ２２と、カウンタ２２が発生
するアドレスとコンピュータ１のアドレスとを切替える
切替器２４と、メモリ書込みデータを生成するデータ生
成器２３と、データ生成器２３が生成するメモリ書込み
データとコンピュータ１からのデータとを切替える双方
向切替器２５と、カウンタ２２，切替器２４，データ生
成器２３および双方向切替器２５をコンピュータ１の命
令により制御する制御部２１とを有するインタフェース
部２とから構成される。
る。本発明の一実施例を示す図１を参照すると、メモリ
初期化方式は、コンピュータ１と；外部メモリ３と；ア
ドレスを発生するカウンタ２２と、カウンタ２２が発生
するアドレスとコンピュータ１のアドレスとを切替える
切替器２４と、メモリ書込みデータを生成するデータ生
成器２３と、データ生成器２３が生成するメモリ書込み
データとコンピュータ１からのデータとを切替える双方
向切替器２５と、カウンタ２２，切替器２４，データ生
成器２３および双方向切替器２５をコンピュータ１の命
令により制御する制御部２１とを有するインタフェース
部２とから構成される。
【０００６】詳述すると、制御部２１はコンピュータ１
からの制御信号ｘによる命令により制御信号ｙを出力し
て切替器２４および双方向切替器２５を制御し、これに
より切替器２４は入力アドレスバスをコンピュータ１側
のアドレスバスＡからカウンタ２２側のアドレスバスＦ
に切替え、また双方向切替器２５は入力データバスをコ
ンピュータ１側のデータバスＢからデータ生成器２３側
のデータバスＧに切替える。次に、制御部２１はコンピ
ュータ１からの制御信号ｘによる命令により制御信号ｗ
および制御信号ｚを出力してデータ生成器２３およびカ
ウンタ２２を制御し、これによりデータ生成器２３は任
意の初期化データを生成し、またカウンタ２２は任意の
初期アドレスからカウントを開始する。カウンタ２２か
らのカウンタ値はアドレスバスＦを通って切替器２４を
介して外部メモリ３へのアドレスバスＤに出力され、ま
たデータ生成器２３で生成されたデータは双方向切替器
２５を通って外部メモリ３へのデータバスＥに出力され
る。カウンタ２２から制御部２１へ出力される書込み制
御信号ｓは、制御部２１から書込み制御信号ｔとして外
部メモリ３の書込み制御入力に入力される。カウンタ２
２は、任意の最終アドレスまでカウントを停止し、停止
の制御信号ｓを制御部２１に出力する。コンピュータ１
は制御部２１の制御状態を読み出すことにより外部メモ
リ３の初期化の終了を検出できる。コンピュータ１は、
外部メモリ３の初期化終了後制御部２１を制御して切替
器２４および双方向切替器２５をコンピュータ１のアド
レスバスおよびデータバス側へ切替え、外部メモリ３の
初期化処理を終了する。
からの制御信号ｘによる命令により制御信号ｙを出力し
て切替器２４および双方向切替器２５を制御し、これに
より切替器２４は入力アドレスバスをコンピュータ１側
のアドレスバスＡからカウンタ２２側のアドレスバスＦ
に切替え、また双方向切替器２５は入力データバスをコ
ンピュータ１側のデータバスＢからデータ生成器２３側
のデータバスＧに切替える。次に、制御部２１はコンピ
ュータ１からの制御信号ｘによる命令により制御信号ｗ
および制御信号ｚを出力してデータ生成器２３およびカ
ウンタ２２を制御し、これによりデータ生成器２３は任
意の初期化データを生成し、またカウンタ２２は任意の
初期アドレスからカウントを開始する。カウンタ２２か
らのカウンタ値はアドレスバスＦを通って切替器２４を
介して外部メモリ３へのアドレスバスＤに出力され、ま
たデータ生成器２３で生成されたデータは双方向切替器
２５を通って外部メモリ３へのデータバスＥに出力され
る。カウンタ２２から制御部２１へ出力される書込み制
御信号ｓは、制御部２１から書込み制御信号ｔとして外
部メモリ３の書込み制御入力に入力される。カウンタ２
２は、任意の最終アドレスまでカウントを停止し、停止
の制御信号ｓを制御部２１に出力する。コンピュータ１
は制御部２１の制御状態を読み出すことにより外部メモ
リ３の初期化の終了を検出できる。コンピュータ１は、
外部メモリ３の初期化終了後制御部２１を制御して切替
器２４および双方向切替器２５をコンピュータ１のアド
レスバスおよびデータバス側へ切替え、外部メモリ３の
初期化処理を終了する。
【０００７】
【発明の効果】以上説明したように本発明によれば、外
部メモリの初期化をコンピュータの動作速度に左右され
ずに短時間で実行でき、初期化を実行している間はコン
ピュータ上で他のプログラムの実行が可能であり、外部
メモリの任意のアドレス空間を任意のデータで初期化が
可能である。
部メモリの初期化をコンピュータの動作速度に左右され
ずに短時間で実行でき、初期化を実行している間はコン
ピュータ上で他のプログラムの実行が可能であり、外部
メモリの任意のアドレス空間を任意のデータで初期化が
可能である。
【図１】本発明の一実施例のメモリ初期化方式を示すブ
ロック図である。
ロック図である。
【図２】従来のメモリ初期化方式を示すブロック図であ
る。
る。
１ コンピュータ ２ インタフェース部 ３ 外部メモリ ２１ 制御部 ２２ アドレス発生カウンタ ２３ データ生成器 ２４ アドレスバス切替器 ２５ 双方向データバス切替器 Ａ，Ｄ，Ｆ アドレスバス Ｂ，Ｅ，Ｇ データバス ｓ，ｔ，ｗ，ｘ，ｙ，ｚ 制御信号
Claims (1)
- 【請求項１】 コンピュータからの第１の制御信号によ
り第２，第３および第４の制御信号を出力するとともに
第５の制御信号によりメモリ書込みの第６の制御信号を
外部メモリへ出力する制御手段と、 前記第２の制御信号によりアドレスを発生するとともに
メモリ書込みのための前記第５の制御信号を出力するカ
ウンタと、 前記第３の制御信号によりメモリ書込みデータを生成す
るデータ生成手段と、 前記第４の制御信号により前記カウンタからのアドレス
バスと前記コンピュータからのアドレスバスとを切替え
て前記外部メモリのアドレスバスへアドレスを出力する
第１の切替手段と、 前記第４の制御信号により前記データ生成手段からの前
記データバスと前記コンピュータからのデータバスとを
切替えて前記外部メモリのデータバスへデータを出力す
る双方向の第２の切替手段と、 を備えることを特徴とするメモリ初期化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26099392A JPH06110768A (ja) | 1992-09-30 | 1992-09-30 | メモリ初期化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26099392A JPH06110768A (ja) | 1992-09-30 | 1992-09-30 | メモリ初期化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06110768A true JPH06110768A (ja) | 1994-04-22 |
Family
ID=17355580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26099392A Pending JPH06110768A (ja) | 1992-09-30 | 1992-09-30 | メモリ初期化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06110768A (ja) |
-
1992
- 1992-09-30 JP JP26099392A patent/JPH06110768A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61156358A (ja) | バスコンバータ | |
| JPH06110768A (ja) | メモリ初期化方式 | |
| JP2906813B2 (ja) | 集合パネル装置 | |
| JP2503634B2 (ja) | マイクロプログラム制御装置 | |
| CN1332327C (zh) | 可同时由数据总线输入及输出数据的电脑系统 | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| JP3255429B2 (ja) | メモリ・インタフェース回路 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPH07248927A (ja) | 入出力エミュレーション回路およびデータチェック回路 | |
| JPH0219932A (ja) | マイクロプロセッサ開発支援装置 | |
| KR940001160A (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPH04315234A (ja) | メモリシステム | |
| JPH02183874A (ja) | 描画回路 | |
| JPH0497455A (ja) | メモリ制御回路 | |
| JPH04101256A (ja) | Ｉ／ｏポートアドレス方式 | |
| JPH0330035A (ja) | 記憶部制御装置 | |
| JPH0381854A (ja) | メモリアクセス方式 | |
| JPS6027049A (ja) | 記憶装置 | |
| JPH0635742A (ja) | マイクロコンピュータ装置 | |
| JPH0816507A (ja) | Ｉｄｅバス用周辺装置 | |
| JPH0352041A (ja) | ローカルメモリ制御回路 | |
| JPH0543142B2 (ja) | ||
| JPH05224652A (ja) | 情報処理装置 | |
| JPH04304532A (ja) | Ｒｏｍ化プログラムのデバッグ機能付コンピュータ | |
| JPH01223542A (ja) | Ｒｏｍ切りシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |