JPH0611078B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0611078B2 JPH0611078B2 JP61221093A JP22109386A JPH0611078B2 JP H0611078 B2 JPH0611078 B2 JP H0611078B2 JP 61221093 A JP61221093 A JP 61221093A JP 22109386 A JP22109386 A JP 22109386A JP H0611078 B2 JPH0611078 B2 JP H0611078B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- film
- polyimide
- polyimide film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 11
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 12
- 238000007747 plating Methods 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000004132 cross linking Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に配線加工技
術に関する。
術に関する。
従来、この種の配線加工技術は、第３図(a)に示すよう
に電極２，３を有する半導体基板１上に絶縁膜４を形成
し、空間配線を施す電極２上の絶縁膜を除去し、次に第
３図(b)に示すようにポリイミド膜６でパターン形成す
る。次に第３図(c)に示すようにポリイミド膜６上に金
属膜７を形成しその後、第３図(d)に示すようにフォト
レジスト８でパターン形成後金属膜７を給電メタルとし
て電界めっきでAuめっき層９を形成し、次に第３図(e)
に示すようにAuめっき層９をマスクとして金属膜７を除
去し、最後に第３図(f)に示すようにＯ2プラズマによる
ドライエッチ又はヒドラジン系エッチャントでポリイミ
ド膜６で除去するようになっていた。
に電極２，３を有する半導体基板１上に絶縁膜４を形成
し、空間配線を施す電極２上の絶縁膜を除去し、次に第
３図(b)に示すようにポリイミド膜６でパターン形成す
る。次に第３図(c)に示すようにポリイミド膜６上に金
属膜７を形成しその後、第３図(d)に示すようにフォト
レジスト８でパターン形成後金属膜７を給電メタルとし
て電界めっきでAuめっき層９を形成し、次に第３図(e)
に示すようにAuめっき層９をマスクとして金属膜７を除
去し、最後に第３図(f)に示すようにＯ2プラズマによる
ドライエッチ又はヒドラジン系エッチャントでポリイミ
ド膜６で除去するようになっていた。
上述した従来の空間配線技術は完全にキュアしたポリイ
ミドを最後にＯ2プラズマ又はヒドラジン系エッチャン
トで除去するようになっているので、ポリイミドの除去
に長時間を要したり、配線幅が広い場合は完全にポリイ
ミドが除去できず、配線容量を低減できないという欠点
がある。
ミドを最後にＯ2プラズマ又はヒドラジン系エッチャン
トで除去するようになっているので、ポリイミドの除去
に長時間を要したり、配線幅が広い場合は完全にポリイ
ミドが除去できず、配線容量を低減できないという欠点
がある。
上述した従来の空間配線技術に対し、本発明は架橋土台
として用いるポリイミド膜にフォトレジスト層が含まれ
ることにより架橋土台を除去する際薄いポリイミド膜を
除去すればヒドラジン系エッチャントにフォトレジスト
が融解することにより短時間で架橋土台を除去でき、ま
た、配線幅の広い空間配線が形成でき、配線容量の小さ
い高速半導体装置ができるという独創的内容を有する。
として用いるポリイミド膜にフォトレジスト層が含まれ
ることにより架橋土台を除去する際薄いポリイミド膜を
除去すればヒドラジン系エッチャントにフォトレジスト
が融解することにより短時間で架橋土台を除去でき、ま
た、配線幅の広い空間配線が形成でき、配線容量の小さ
い高速半導体装置ができるという独創的内容を有する。
本発明の空間配線技術は、電極を形成した半導体基板上
に絶縁膜を形成し、空間配線を施す電極上の絶縁膜を除
去する工程と、空間配線を施す電極間の一部を覆うよう
なフォトレジストパターンを形成する工程と、フォトレ
ジストパターンを完全に覆うようなポリイミドパターン
を形成する工程とポリイミド膜上に金属膜を形成する工
程と、フォトレジストでパターン形成する工程と、金属
膜を給電メタルとしてAuめっきする工程と、Auめっき層
パターン状に金属膜を除去する工程とポリイミド膜及び
フォトレジストを除去する工程を有している。
に絶縁膜を形成し、空間配線を施す電極上の絶縁膜を除
去する工程と、空間配線を施す電極間の一部を覆うよう
なフォトレジストパターンを形成する工程と、フォトレ
ジストパターンを完全に覆うようなポリイミドパターン
を形成する工程とポリイミド膜上に金属膜を形成する工
程と、フォトレジストでパターン形成する工程と、金属
膜を給電メタルとしてAuめっきする工程と、Auめっき層
パターン状に金属膜を除去する工程とポリイミド膜及び
フォトレジストを除去する工程を有している。
次に本発明について図面を参照して説明する。第１図は
本発明の一実施例の縦断面図である。１は半導体基板、
２，３は電極、４は絶縁膜、５，８はフォトレジスト、
６はポリイミド膜、７は金属膜、９はAuめっき層であ
る。
本発明の一実施例の縦断面図である。１は半導体基板、
２，３は電極、４は絶縁膜、５，８はフォトレジスト、
６はポリイミド膜、７は金属膜、９はAuめっき層であ
る。
第１図(f)は本発明により得られる空間配線で、これは
同図(a)乃至同図(e)のようにして形成される。すなわち
まず第１図(a)に示すように電極２及び３を有する半導
体基板１上に絶縁膜４を形成し、空間配線で接続される
電極２上の絶縁膜を除去し、電極３上にフォトレジスト
でパターン形成する。次に第１図(b)に示すようにポリ
イミド膜６でパターン形成する。次に第１図(c)に示す
ように金属膜７（たとえばTi・Au）を形成する。次に第
１図(d)に示すようにフォトレジスト８でパターン形成
後、金属膜７をAuめっきの給電メタルとしてAuめっき層
９を約３μｍ形成する。次に第１図(e)に示すようにAu
めっき層９をマスクとして、金属膜７を除去する。最後
にＯ2プラズマを用いたドライエッチング及びヒドラジ
ン系エッチャントを用いたウェットエッチを用いて、ポ
リイミド膜６、フォトレジスト８を除去し第１図(f)の
構造を得る。
同図(a)乃至同図(e)のようにして形成される。すなわち
まず第１図(a)に示すように電極２及び３を有する半導
体基板１上に絶縁膜４を形成し、空間配線で接続される
電極２上の絶縁膜を除去し、電極３上にフォトレジスト
でパターン形成する。次に第１図(b)に示すようにポリ
イミド膜６でパターン形成する。次に第１図(c)に示す
ように金属膜７（たとえばTi・Au）を形成する。次に第
１図(d)に示すようにフォトレジスト８でパターン形成
後、金属膜７をAuめっきの給電メタルとしてAuめっき層
９を約３μｍ形成する。次に第１図(e)に示すようにAu
めっき層９をマスクとして、金属膜７を除去する。最後
にＯ2プラズマを用いたドライエッチング及びヒドラジ
ン系エッチャントを用いたウェットエッチを用いて、ポ
リイミド膜６、フォトレジスト８を除去し第１図(f)の
構造を得る。
第２図は本発明の実施例２の縦断面図である。１は半導
体基板、５，１１はフォトレジスト、６はポリイミド
膜、１０は絶縁膜、１２は金属膜である。
体基板、５，１１はフォトレジスト、６はポリイミド
膜、１０は絶縁膜、１２は金属膜である。
第２図(d)は半導体基板１上に金属膜１２をパターン加
工したもので、これは同図(a)乃至同図(c)のようにして
形成される。すなわち、まず第２図(a)に示すように半
導体基板１上にフォトレジスト５でパターン加工した
後、ポリイミド膜６を形成し、ポリイミド膜６上に絶縁
膜１０を形成し、さらにフォトレジスト１１でパターン
加工する。次に第２図(b)に示すようにフォトレジスト
１１のパターン状に絶縁膜１０をエッチングし、次に絶
縁膜１０をマスクとしポリイミド膜６をエッチングす
る。次に第２図(c)に示すように金属膜１２を形成す
る。最後にＯ2プラズマによるドライエッチング及びヒ
ドラジン系エッチャントによるウェットエンチングでポ
リイミド膜６及びフォトレジスト５を除去し、第２図
(d)の構造を得る。この実施例では金属膜１２を形成す
る場合表面がポリイミド膜６及び絶縁膜１０で覆われて
いるため耐熱性を有し、ポリイミド膜６中にフォトレジ
スト層５が含まれることからヒドラジン系エッチャント
によをウェットエッチングで容易に除去できる利点があ
る。
工したもので、これは同図(a)乃至同図(c)のようにして
形成される。すなわち、まず第２図(a)に示すように半
導体基板１上にフォトレジスト５でパターン加工した
後、ポリイミド膜６を形成し、ポリイミド膜６上に絶縁
膜１０を形成し、さらにフォトレジスト１１でパターン
加工する。次に第２図(b)に示すようにフォトレジスト
１１のパターン状に絶縁膜１０をエッチングし、次に絶
縁膜１０をマスクとしポリイミド膜６をエッチングす
る。次に第２図(c)に示すように金属膜１２を形成す
る。最後にＯ2プラズマによるドライエッチング及びヒ
ドラジン系エッチャントによるウェットエンチングでポ
リイミド膜６及びフォトレジスト５を除去し、第２図
(d)の構造を得る。この実施例では金属膜１２を形成す
る場合表面がポリイミド膜６及び絶縁膜１０で覆われて
いるため耐熱性を有し、ポリイミド膜６中にフォトレジ
スト層５が含まれることからヒドラジン系エッチャント
によをウェットエッチングで容易に除去できる利点があ
る。
以上説明したように本発明は、フォトレジストパターン
を完全に含んだポリイミド膜上に金属膜を形成した後、
ポリイミド膜及びフォトレジストを除去することによ
り、金属膜形成時には耐熱性を有し、ポリイミド及びフ
ォトレジスト除去時には短時間で容易に除去でき配線加
工できる効果がある。
を完全に含んだポリイミド膜上に金属膜を形成した後、
ポリイミド膜及びフォトレジストを除去することによ
り、金属膜形成時には耐熱性を有し、ポリイミド及びフ
ォトレジスト除去時には短時間で容易に除去でき配線加
工できる効果がある。
第１図は本発明の実施例１の縦断面図、第２図は本発明
の実施例２の縦断面図、第３図は従来の空間配線の工程
断面図である。 １……半導体基板、２，３……電極、４……絶縁膜、５
……フォトレジスト、６……ポリイミド縁、７……金属
膜、８……フォトレジスト、９……Auめっき層、１０…
…絶縁膜、１１……フォトレジスト、１２……金属膜。
の実施例２の縦断面図、第３図は従来の空間配線の工程
断面図である。 １……半導体基板、２，３……電極、４……絶縁膜、５
……フォトレジスト、６……ポリイミド縁、７……金属
膜、８……フォトレジスト、９……Auめっき層、１０…
…絶縁膜、１１……フォトレジスト、１２……金属膜。
Claims (1)
- 【請求項１】半導体基板上に配線加工する工程におい
て、該半導体基板上にフォトレジストパターンを形成す
る工程と、該フォトレジストパターンを完全に含むごと
くポリイミド膜パターンを形成する工程と、該ポリイミ
ド膜上を含む前記半導体基板上に金属膜を形成する工程
と、該ポリイミド膜パターン及び該フォトレジストパタ
ーンを同一工程にて除去する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61221093A JPH0611078B2 (ja) | 1986-09-19 | 1986-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61221093A JPH0611078B2 (ja) | 1986-09-19 | 1986-09-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6376458A JPS6376458A (ja) | 1988-04-06 |
| JPH0611078B2 true JPH0611078B2 (ja) | 1994-02-09 |
Family
ID=16761379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61221093A Expired - Lifetime JPH0611078B2 (ja) | 1986-09-19 | 1986-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611078B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181031A (ja) * | 1983-03-30 | 1984-10-15 | Fujitsu Ltd | 空中配線の形成方法 |
-
1986
- 1986-09-19 JP JP61221093A patent/JPH0611078B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6376458A (ja) | 1988-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0611078B2 (ja) | 半導体装置の製造方法 | |
| JP2748530B2 (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH03154214A (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| JP2739842B2 (ja) | 半導体装置の製造方法 | |
| JPH10247661A (ja) | ボンディング用構造の形成方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JPS628030B2 (ja) | ||
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JPS62133723A (ja) | 半導体装置の製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS6211783B2 (ja) | ||
| JPS5826666B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPS60201634A (ja) | 半導体装置の製造方法 | |
| JPH05218054A (ja) | 半導体装置 | |
| JPH0546972B2 (ja) | ||
| JPS6028237A (ja) | 半導体装置の製造方法 |