JPH02205343A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02205343A
JPH02205343A JP1017836A JP1783689A JPH02205343A JP H02205343 A JPH02205343 A JP H02205343A JP 1017836 A JP1017836 A JP 1017836A JP 1783689 A JP1783689 A JP 1783689A JP H02205343 A JPH02205343 A JP H02205343A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
metal
manufacturing
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1017836A
Other languages
English (en)
Other versions
JP2664757B2 (ja
Inventor
Robertus Adrianos Maria Wolters
ロベルタス・アドリアヌス・マリア・ウオルテルス
Alexander G M Jonkers
アレクサンダー・ヒェイスベルタス・マシアス・ヨンケルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH02205343A publication Critical patent/JPH02205343A/ja
Application granted granted Critical
Publication of JP2664757B2 publication Critical patent/JP2664757B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698Local interconnections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/015Capping layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/902Capping layer

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体領域及びこれを囲むフィールド酸化物領
域により隣接する表面を有する半導体本体を具え、この
表面には導体細条が形成された金属層を設け、その後前
記表面上の前記導体細条全体に亘って酸化珪素の分離層
を堆積して半導体装置を製造する方法に関するものであ
る。
(従来の技術) 導体細条は、これが半導体領域上、及びフィールド酸化
物領域上に延在して半導体領域と接触し得るように設け
ることができる。これがため、導体細条は、例えば半導
体領域に設けられる電界効果トランジスタのソース及び
ドレイン領域に接触させることができる。従って導体細
条は、その上に堆積した珪素酸化物の分離層にあけた接
点窓を経て、珪素酸化物の分離層上に設けた金属化層に
更に接触させることができる。又、導体細条は、半導体
本体の表面にも設は得る多結晶シリコンの導体細条にも
更に接続することができる。次いで両導体細条を珪素酸
化物の分離層によって被覆する。これがため、例えば半
導体領域に設けた電界効果トランジスタのソース又はド
レイン領域を半導体本体に設けるべき他の電界効果トラ
ンジスタのゲート電極に接続することができる。しかし
、導体細条は、これがフィールド酸化物上にのみ、又は
半導体領域上にのみ延在させるように配列することもで
きる。この場合には、この導体細条を用いて種々の相互
接続を確立することもできる。
導体細条を、チタン、バナジウム、クロム、ジルコニウ
ム、ニオブ、母すブデン、ハフニウム、タンタル又はタ
ングステンの層で形成するようにした前述した種類の半
導体装置の製造方法はヨーロッパ特許側第190070
号明細書に記載されている。
この酸化珪素の分離層は、酸化ステップカバレージが得
られる堆積処理によって堆積する場合には特にこれらの
問題が生ずる。しかしサブミクロンの寸法の電界効果ト
ランジスタのような回路素子を有する半導体装置の製造
中かかる堆積処理は極めて必要となる。
本発明の目的は、半導体本体の表面上の金属導体細条上
に酸化珪素の層を堆積処理によって珪素を堆積する既知
の方法の1つによって半導体本体の表面の導体細条上に
堆積することができる。
(発明が解決しようとする課題) 実際には、かかる既知の方法を用いることによって種々
の問題が生ずることを確かめた。例えば、酸化珪素によ
り被覆された導体細条の電気抵抗は金属細条のその特性
のために期待されている抵抗値より著しく大きい。酸化
珪素層を、良好に堆積し得ると共に、これにより導体細
条が不所望な電気特性を得ることなく良好なステップカ
バレージが得られるようにした上述した種類の半導体装
置の製造方法を提供せんとするにある。
(課題を解決するための手段) この目的のため、本発明方法は、半導体領域及びこれを
囲むフィールド酸化物領域により隣接する表面を有する
半導体本体を具え、この表面には導体細条が形成された
金属層を設け、その後前記表面上の前記導体細条全体に
亘って酸化珪素の分離層を堆積して半導体装置を製造す
るに当り、前記酸化珪素の分離層を前記導体細条上に設
ける前に、この導体細条に酸化防止材料の上側層を設け
ることを特徴とする。
本発明は、良好なステップカバレージが得られる堆積処
理によって酸化珪素層の堆積中、チタン、バナジウム、
クロム、ジルコニウム、ニオブ、モリブデン、ハフニウ
ム、タンタル又はタングステンの導体細条が容易に酸化
されると云う事実を認識して成したものである。かかる
処理中半導体本体は650 ℃以上の温度で加熱すると
共に実際上常時酸化成分を含有する珪素含有ガス混合物
を半導体本体上に流す。即ち、このガス混合物は酸素を
有する不純物又は酸素化合物がジクロロシランを含有す
るガス混合物内に存在する形態とする。かかる条件にお
いて前記金属は容易に酸化する。450゛C以下の充分
に低い温度では上述したことは起らないが、これらの温
度では良好なステップカバレージを有する酸化珪素の層
は堆積し得ない。かかる酸化によって導体細条は腐食さ
れ、これが極めて高い抵抗値を有するか又は完全に遮断
されるようになる。
本発明手段によれば酸化珪素の分離層の堆積中導体細条
の酸化が防止されるようになる。
酸化防止上側層は窒化珪素又は酸化珪素から製造するこ
とができる。しかし上述した理由のため、これら層は例
えばプラズマ堆積処理により低温度で堆積する必要があ
る。しかし、これらの層のステップリカバレージは良好
でなくなる。
本発明の好適な例では前記導体細条にはアモルファスシ
リコンの上側層を酸化防止上側層として設けるようにす
る。良好なステップカバレージを有するかかるアモルフ
ァスシリコンの層は、スパッタ堆積処理又はアモルファ
スシリコンがモノシランを含有する蒸気から堆積される
堆積処理によって比較的低温度で容易に堆積することが
できる。
後者の場合にはこの金属層は、450°C以下の温度で
発生し得るモルシランの放電反応に対する触媒として作
用する。これらの処理は実際上前述した金属が酸化しな
い条件で実行される。又、アモルファスシリコンの上側
層は導体細条自体上に酸化珪素を堆積する間には殆んど
酸化されないことを確かめた。更に、この上側層は密実
で下側の金属が実際上観察し得ないことを確かめた。
又、本発明の好適な例では前記導体細条には厚さが少な
くとも3nmのアモルファスシリコンの上側層を設ける
ようにする。更に厚さが最小のアモルファスシリコンの
層によっても下側の金属層を充分に酸化から防止するこ
とができることを確かめた。
更に、本発明により上側層を有する導体細条を実際に設
けた方法では導体細条に上側層を設け、その表面に形成
した金属層上に酸化防止材料の層を設け、並置層の双方
を導体細条に対応させて同一パターンにエツチングし得
るようにする。金属層及び酸化防止層の双方はスパッタ
堆積処理によって堆積することができる。これら両層は
単一製造工程中同一の機器で堆積することができる。
更に、本発明の好適な例では前記酸化防止材料の層を先
ず最初上記パターンにエツチングし、次いでこの酸化防
止材料の層のパターンをマスクしながら下側の金属層に
エツチングにより同一のパターンを形成し得るようにす
る。次いでこの上側層によって例えば厚さが5nmの極
めて薄いマスクを形成し、これによりこのマスクの開口
を経て液状エツチング材により下側の金属層を充分満足
に湿潤させることができる。これがため、例えば互に1
μm以下の距離で離間された比較的幅狭の導体細条を形
成することができる。金属層は例えば過酸化水素の溶液
中でアモルファスシリコンの上側層に対して極めて選択
的にエツチングすることができる。
又、チタン及び窒素を添加したタングステンの層に導体
細条を更に形成するのが好適である。タングステン及び
チタンの混合物に窒素を添加することにより、酸化珪素
の堆積中金属層の横方向酸化を強く防止することができ
る。かかる窒素の添加を行うことにより、導体細条は、
その両側の窒素添加による上側層により被覆されていな
い部分において、窒素添加を行わない場合よりも−層強
く酸化されるようになる。従って導体細条は減少端部を
有するようになるが、これも窒素の添加によって防止す
ることができる。
(実施例) 第1〜8図は本発明方法により製造した半導体装置の製
造工程の数段を示す。出発材料は、p導電型珪素半導体
領域3及びこれを囲むフィールド酸化物領域4に隣接す
る表面2を有する半導体本体Iとする。このフィールド
酸化物領域4は通常のように珪素の局部酸化により得る
ことができる。
又、このフィールド酸化物は半導体本体に形成した条溝
に珪素酸化物を充填することによっても形成することが
できる。本例では表面2は、半導体領域3上及びフィル
ド酸化物領域4上に同一レベルで位置させる。しかし、
この表面2のレベルを半導体領域3上よりもフィールド
酸化物領域4上で高(することもできる。表面レベルが
平坦な場合を“埋込みフィールド酸化物°゛と称する。
図面にはフィルド酸化物領域4によって囲まれた単一の
半導体領域3のみを示すが、実際には半導体本体は極め
て多数のかかる領域を具える。
これら領域の各々は、例えば電界効果トランジスタのよ
うな回路素子を具える。本例では半導体領域3に電界効
果トランジスタを具える。
通常のようにこの半導体表面2には半導体領域3からゲ
ート酸化物の層5によって分離された多結晶珪素のゲー
ト電極6を設ける。図面に示すようにフィールド酸化物
領域4上には多結晶珪素の導体細条7をも設ける。この
導体細条7は、隣接する半導体領域に設ける電界効果ト
ランジスタのゲート電極を構成する。ゲート電極6及び
導体細条7を形成した後、約55KeVのエネルギーで
約2×10Isイオン/ cm ”のドーズ量でBF2
”イオンを通常のように注入して半導体領域8及び9を
形成する。これらゲート電極6及びフィールド酸化物領
域4はイオン注入用マスクとして用いる。半導体領域8
及び9は電界効果トランジスタのソース及びドレイン領
域として用いる。これら半導体領域8及び9を形成した
後半導体本体1全体に酸化珪素層を堆積すると共にこの
酸化珪素層に対し端縁分離部分10がこの酸化珪素層上
に残存するような時間に亘り異方性エツチング処理を施
してゲート電極6及び導体細条7に端縁分離部分10を
設ける。
電気抵抗の低い半導体領域8及び9を接触し得るように
するためにこれら領域8及び9に金属珪化物より成る上
側層I2を設けるのが好適である。
この層は、珪素に対し珪化物を形成し得る金属の層11
、本例では、厚さが約40nmのチタン層によって半導
体本体1全体を被覆し、その後基板1を窒素雰囲気中で
650°Cの温度で10秒間に亘り加熱することによっ
て形成する。金属層11が珪素と接触する区域ではチタ
ン珪化物が形成され、且つ金属層が酸化珪素上に位置す
る区域では窒化チタンが形成されるようになる。次いで
形成した窒化チタンをアンモニア及び過酸化水素の水溶
液中で除去する。次いで基板lを窒素雰囲気中で850
°Cの温度で更に10秒間に亘り加熱する。次に、半導
体領域8及び9、ゲート電極6及び多結晶珪素の導体7
には、抵抗値が2.5〜3.5Ω/口のチタン珪化物の
安定な上側層12を設ける。ゲート電極6及び導体細条
7の端縁分離部分10及びフィールド酸化物領域4には
上記チタン珪化物を被覆しない。
チタン珪化物の上側層12を形成した後、半導体領域3
及びフィールド酸化物領域4に形成された半導体領域8
及び9と隣接し、上側にゲート電極6及び多結晶珪素の
導体7が形成されている半導体本体の表面2に金属導体
細条17.1Bを設ける。
この表面2上の導体細条17.18全体に亘って酸化珪
素の分離層19を堆積する。これら2つの金属導体細条
17及び18を第7及び8図に示す。導体細条17は半
導体領域8上、フィールド酸化物領域4上及び多結晶珪
素導体細条7上に延在させると共にこれによって半導体
領域8を導体細条7に接続する。又、導体細条18は、
半導体領域8及びフィールド酸化物領域4上に延在させ
ると共に酸化珪素1i19にあけた窓20及びこの窓2
0に設けた金属プラグ体21を経て酸化珪素層19上に
設けた他の導体22に接続する。
上記金属導体細条17.18は、表面2上に金属層13
を堆積し、次いでこの金属層を導体細条17.18に対
応するパターンにエツチングすることによって表面2に
形成する。本発明によれば、酸化珪素層19を導体細条
17.18上に設ける前にこの導体細条17.18に酸
化防止材料の上側層重6を設ける。
酸化珪素の分離層19は、層を堆積し得、且つ極めて良
好なステップカバレージを有する処理によって形成する
必要がある。かかる処理中半導体基板1を650“C以
上の温度に加熱し、且つ、珪素含有ガス混合物、例えば
テトラエトキシシランSt (OCJb) 4、又はジ
クロロシラン5iH2Cl z及び酸素の混合物を半導
体本体上に流すようにする。これらの条件のもとでは、
チタン、バナジウム、クロム、ジルコニウム、ニオブ、
モリブデン、ハフニウム又はタングステン或いはその合
金は容易に酸化し得るようになる。第1の例においても
、ガス混合物はこの目的のための充分な量の酸素を含有
する。従ってかかる金属の導体細条は比較的高い抵抗値
を有し、電気的な遮断をも行う場合がある。その理由は
高温度に耐え得ると共に酸化珪素層の下側に設けるのが
極めて好適であるからである。450°Cの以下の充分
に低い温度ではこの金属は酸化ガス混合物内においても
実際上酸化しないが、かかる低温度では良好なステップ
カバレージを有する酸化珪素層を設けることはできない
。しかし、酸化防止上側層16を設けることにより導体
細条上に極めて良好なステップカバレージを有する酸化
珪素層を堆積することができる。
本発明による導体細条17.1Bには、アモルファスシ
リコンの上側[16を酸化防止上側層として設ける。か
かる上側層は、通常のスパッタ堆積処理又はアモルファ
スシリコンをモノシラン(SiH4)含有蒸気から堆積
する堆積処理によって450″C以下の温度で容易に堆
積することができる。第2の例の場合には金属表面は、
450°C以下の温度で生じ得るモノシランの分解反応
に対する触媒として作用する。これらの処理中上述した
金属は酸化しない。実際上アモルファスシリコンの上側
層自体は、良好なステップカバレージを有する上述した
処理の1つによって酸化珪素の堆積中酸化しないことを
確かめた。又、かかる上側層を密実にすると、実際に下
側の金属が酸化され得ないことを確かめた。
アモルファスシリコンの酸化防止上側層はその厚さを少
くとも3nmとするのか好適である。かかる厚さの層は
下側の金属を酸化か・ら充分に防止することができる。
半導体本体1の表面2に、チタン、バナジウム、クロム
、ジルコニウム、ニオブ、モリブデン、ハフニウム、タ
ンタル又はタングステン或いはその混合物の金属層13
を、例えば通常のスパッタ堆積処理によって堆積し、そ
の後金属層を酸化防止材料の層14によって被覆するこ
とによって、金属導体細条17.18に酸化防止上側層
16を設ける。次いで、双方の層を、通常のように設け
たフォトレジストマスク15でマスク処理しながら、導
体細条17に対応するパターンにエツチングする。この
際、酸化防止材料の[14を先ず最初このパターンにエ
ツチングする。次いで酸化防止材料の層の残りの部分1
6を、フォトレジストマスク15の除去後、下側の金属
層13を同一のパターンにエツチングする工程中マスク
として用いる。これがため、酸化防止上側層16を有す
る導体細条17を形成することができる。本例ではアモ
ルアスシリコンの層とするかかる酸化防止層14は、テ
トラフルオロカーボン(CF2)及び酸素を含有するガ
ス混合物中で形成したプラズマ内で金属層13に対して
極めて選択的にエツチングすることができる。本例では
チタン及びタングステンの窒素含有合金より成る金属層
13は、その下側に位置する材料、即ち金属酸化物及び
酸化珪素並びにアモルファスシリコンに対し過酸化水素
溶液中で選択的にエツチングすることができる。酸化防
止層14によって厚さが3〜50nmの極めて薄いマス
クを構成するため、金属層13はその被覆されていない
部分で極めて満足するように湿潤されるようになる。こ
れがため、極めて僅かな距離(1μm以下)離間された
導体細条を得ることができる。
チタン及びタングステンを1=4の割合で含有し、且つ
これに10〜30原子%の窒素を更に添加したチタン及
びタングステンの窒素含有混合物の金膜層13は、その
厚さを例えば1100nとするが、アモルファスシリコ
ンの層14の厚さは3nm以上とする。この層は、例え
ば、チタン及びタングステンを1:4の割合で含有する
ターゲットを、多くとも25容量%の窒素を含有するア
ルゴン及び窒素含有ガス中で150°Cの温度でmトル
の圧力でスパッタリングすることによって堆積すること
ができる。
従って多くとも30原子%の窒素がこの層内に含有され
るようになる。かようにこの層13に窒素を添加するこ
とにより基板全体に亘る酸化珪素層19の次の堆積中金
属層の横方向の酸化を強く防止することができる。窒素
を添加しないチタン及びタングステンの混合物の層の横
方向酸化が300nmとなる場合でも、窒素を添加した
かかる合金の同一厚さの層の横方向酸化は140nmと
なるだけである。
酸化珪素層19は、これをテトラエトキシシランのガス
雰囲気中で約700 ℃の温度で加熱することによって
基板1上に設ける。次いでこの層を通常のように平坦化
する。最後に酸化珪素層19に接点窓20を形成する。
この窓20を導体細条18上全体に位置させることによ
り、そのエツチング工程中下側のフィールド酸化物4を
損傷し得ない他の利点がある。その理由は、導体細条1
8がエツチングストッパとして作用するからである。
次いで、タングステンを導体細条18上に選択的に堆積
するか又は基板1上全体に肉厚の金属層を被覆し、次い
でこれを再び酸化珪素層までエツチング除去し、接点窓
に充填された部分が残存するようにして接点窓20に通
常のように金属21、例えばタングステンを充填する。
酸化珪素層上には例えばアルミニウムの他の金属層22
を設け、次いでこれを前記接点窓20の金属21及び金
属導体18並びに金属珪化層12を経て半導体領域9に
電気的に接触させるようにする。
導体細条17.18を形成する金属層13は、金属珪化
物の上側層12を半導体領域8,9及び多結晶ゲート電
極6並びに多結晶導体細条7上に形成した後に設けるの
が好適である。この場合形成順序も相違する。例えば先
ず最初金属珪化物を形成する金属層11上に金属層13
を設け、その後に珪化処理を施す。この際この処理を適
宜行って下側の金属層11によって下側の珪素に対する
金属珪化物を形成するが、上側の金属層13は変化させ
ないでそのままとする。次いで上側の金属層に導体細条
を形成し、その後金属珪化物に変換しなかった下側金属
層11の被覆していない部分を除去する。しかし、上述
した方法に対し、この方法によれば、珪化処理中珪素が
半導体領域8.9から、すでに形成された珪化物を経て
拡散し、いまだ反応してないな金属に対し珪化物を形成
する。かようにして例えばゲート電極6の側方分離部分
10のような酸化珪素上にも金属珪化物を形成すること
ができる。これがため、不所望な短絡が生ずるようにな
る。かかる金属珪化物の過成長は本発明方法では防止す
ることができる。前述したように、金属珪化物は窒素雰
囲気中で極めて短い時間で形成される。金属層11の下
側に珪素が存在しない区域ではこの層は窒化物金属に変
換されない。この金属によって珪素に対する極めて良好
な拡散障壁を構成するため、上述した金属窒化物の過成
長は強く抑圧されるうようになる。この金属窒化物は、
窒素含有雰囲気中で600〜700 ’Cの温度で5〜
20秒間に亘り熱処理を施すことによって形成するのか
好適である。
本発明方法は上述した例にのみ限定されるものではなく
、要旨を変更しない範囲内で種々の変形を加えることが
できる。例えば半導体領域3に電界効果トランジスタを
形成する代りに例えばバイポーラトランジスタのような
他の回路素子を形成し得ることは勿論である。
【図面の簡単な説明】
第1〜8図は本発明方法により得られる半導体装置の種
々の製造工程を夫々示す断面図である。 1・・・半導体本体(基板) 2・・・表面       3・・・半導体領域4・・
・フィールド酸化物領域 5・・・ゲート酸化物層  6・・・ゲート電極7・・
・導体細条     8,9・・・半導体領域10・・
・端縁分離部分   11・・・金属層12・・・上側
層(チタン珪化物) 13・・・金属層      14・・・酸化防止層1
5・・・フォトレジストマスク 16・・・酸化防止上側層  17.18・・・金属導
体細条19・・・酸化珪素N20・・・接点窓21・・
・金属(タングステン)

Claims (1)

  1. 【特許請求の範囲】 1、半導体領域及びこれを囲むフィールド酸化物領域に
    より隣接する表面を有する半導体本体を具え、この表面
    には導体細条が形成された金属層を設け、その後前記表
    面上の前記導体細条全体に亘って酸化珪素の分離層を堆
    積して半導体装置を製造するに当り、前記酸化珪素の分
    離層を前記導体細条上に設ける前に、この導体細条に酸
    化防止材料の上側層を設けることを特徴とする半導体装
    置の製造方法。 2、前記導体細条にはアモルファスシリコンの上側層を
    酸化防止上側層として設けるようにしたことを特徴とす
    る請求項1に記載の半導体装置の製造方法。 3、前記導体細条には厚さが少なくとも3nmのアモル
    ファスシリコンの上側層を設けるようにしたことを特徴
    とする請求項2に記載の半導体装置の製造方法。 4、前記導体細条には酸化防止材料の表面層に設けられ
    た金属層上に堆積され、前記導体細条に対応する同一パ
    ターンに両隣接層をエッチングすることにより上側層を
    設けるようにしたことを特徴とする請求項1〜3の何れ
    かの項に記載の半導体装置の製造方法。 5、前記酸化防止材料の層を先ず最初上記パターンにエ
    ッチングし、次いでこの酸化防止材料の層のパターンを
    マスクしながら下側の金属層にエッチングにより同一の
    パターンを形成することを特徴とする請求項4に記載の
    半導体装置の製造方法。 6、前記導体細条は、タングステン及びチタンの混合物
    に窒素を加えることにより形成した層に導体細条を設け
    るようにしたことを特徴とする請求項5に記載の半導体
    装置の製造方法。 7、タングステン及びチタンを1:4の割合で含む混合
    物に10〜30原子%の窒素を加えることを特徴とする
    請求項6に記載の半導体装置の製造方法。 8、導体細条を形成する金属層を設ける前に半導体領域
    に少くとも局部的に金属珪化物の上側層を設けることを
    特徴とする請求項1〜7の何れかの項に記載の半導体装
    置の製造方法。 9、前記金属珪化物の上側層は、窒素含有雰囲気中で6
    00〜700℃の温度で5〜20秒に亘り熱処理を施す
    ことより形成することを特徴とする請求項8に記載の半
    導体装置の製造方法。
JP1017836A 1988-01-29 1989-01-30 半導体装置の製造方法 Expired - Fee Related JP2664757B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8800220 1988-01-29
NL8800220A NL8800220A (nl) 1988-01-29 1988-01-29 Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht.

Publications (2)

Publication Number Publication Date
JPH02205343A true JPH02205343A (ja) 1990-08-15
JP2664757B2 JP2664757B2 (ja) 1997-10-22

Family

ID=19851678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1017836A Expired - Fee Related JP2664757B2 (ja) 1988-01-29 1989-01-30 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US5366928A (ja)
EP (1) EP0326218A1 (ja)
JP (1) JP2664757B2 (ja)
KR (1) KR0158441B1 (ja)
CN (1) CN1016297B (ja)
NL (1) NL8800220A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418179A (en) * 1988-05-31 1995-05-23 Yamaha Corporation Process of fabricating complementary inverter circuit having multi-level interconnection
JPH0758701B2 (ja) * 1989-06-08 1995-06-21 株式会社東芝 半導体装置の製造方法
US5500557A (en) * 1992-04-30 1996-03-19 Sgs-Thomson Microelectronics, Inc. Structure and method for fabricating integrated circuits
US5444302A (en) 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
US5621235A (en) * 1993-01-12 1997-04-15 Texas Instruments Incorporated TiSi2 /TiN clad interconnect technology
US5635426A (en) * 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
EP0748517A1 (en) * 1994-02-28 1996-12-18 National Semiconductor Corporation Providing a low resistance to integrated circuit devices
US5496750A (en) * 1994-09-19 1996-03-05 Texas Instruments Incorporated Elevated source/drain junction metal oxide semiconductor field-effect transistor using blanket silicon deposition
JP2692617B2 (ja) * 1994-12-06 1997-12-17 日本電気株式会社 半導体装置の製造方法
US5607879A (en) * 1995-06-28 1997-03-04 Taiwan Semiconductor Manufacturing Company Ltd. Method for forming buried plug contacts on semiconductor integrated circuits
JP2001036080A (ja) * 1999-07-26 2001-02-09 Mitsubishi Electric Corp 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650533A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3806361A (en) * 1972-01-24 1974-04-23 Motorola Inc Method of making electrical contacts for and passivating a semiconductor device
US3859127A (en) * 1972-01-24 1975-01-07 Motorola Inc Method and material for passivating the junctions of mesa type semiconductor devices
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
JPS5232270A (en) * 1975-09-05 1977-03-11 Hitachi Ltd Passivation film formaion by sputtering
FR2335951A1 (fr) * 1975-12-19 1977-07-15 Radiotechnique Compelec Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation
JPS5410668A (en) * 1977-06-25 1979-01-26 Fujitsu Ltd Production of semiconductor device
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
JPS5846644A (ja) * 1981-09-14 1983-03-18 Oki Electric Ind Co Ltd 半導体素子
JPS5877098A (ja) * 1981-10-28 1983-05-10 Toshiba Corp プログラマブル・リ−ド・オンリ・メモリ素子
JPS58119669A (ja) * 1982-01-08 1983-07-16 Seiko Epson Corp 薄膜半導体装置の製造方法
US4491860A (en) * 1982-04-23 1985-01-01 Signetics Corporation TiW2 N Fusible links in semiconductor integrated circuits
US4558507A (en) * 1982-11-12 1985-12-17 Nec Corporation Method of manufacturing semiconductor device
JPS59111152A (ja) * 1982-12-16 1984-06-27 Sharp Corp 電子写真用感光体
US4570328A (en) * 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
JPS59198734A (ja) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp 多層配線構造
US4567058A (en) * 1984-07-27 1986-01-28 Fairchild Camera & Instrument Corporation Method for controlling lateral diffusion of silicon in a self-aligned TiSi2 process
JPH0682839B2 (ja) * 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
JPH063813B2 (ja) * 1984-10-08 1994-01-12 松下電器産業株式会社 薄膜トランジスタの製造方法
US4761386A (en) * 1984-10-22 1988-08-02 National Semiconductor Corporation Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads
EP0490877A3 (en) * 1985-01-22 1992-08-26 Fairchild Semiconductor Corporation Interconnection for an integrated circuit
US4965218A (en) * 1985-10-21 1990-10-23 Itt Corporation Self-aligned gate realignment employing planarizing overetch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650533A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
US5366928A (en) 1994-11-22
JP2664757B2 (ja) 1997-10-22
KR0158441B1 (ko) 1999-02-01
NL8800220A (nl) 1989-08-16
EP0326218A1 (en) 1989-08-02
KR890012361A (ko) 1989-08-26
CN1016297B (zh) 1992-04-15
CN1034826A (zh) 1989-08-16

Similar Documents

Publication Publication Date Title
KR100302894B1 (ko) 이중(dual) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US5610099A (en) Process for fabricating transistors using composite nitride structure
US6020254A (en) Method of fabricating semiconductor devices with contact holes
JPS58176975A (ja) 集積mos電界効果トランジスタ回路の製造方法
JPS6260812B2 (ja)
JPH076977A (ja) 集積回路の構造およびコンタクトウインドーの形成方法
JP3277855B2 (ja) 半導体装置の配線形成方法
JP2664757B2 (ja) 半導体装置の製造方法
JPS5826184B2 (ja) ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ
US6635938B1 (en) Semiconductor device and manufacturing method thereof
US5329161A (en) Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
JPH0266939A (ja) 隔離された導体トラックが半導体の表面に設けられた半導体デバイスの製造方法
JP2000183349A (ja) シリコン製fetの製造方法
US6627504B1 (en) Stacked double sidewall spacer oxide over nitride
JPS60178666A (ja) 半導体装置の製造方法
JPH10163430A (ja) 半導体装置およびその製造方法
JPH06112149A (ja) 半導体装置の製造方法
JP3067433B2 (ja) 半導体装置の製造方法
JPH02106971A (ja) 半導体集積回路装置の製造方法
JP2000507052A (ja) 少なくともチタン、タングステン又は窒素を有する金属化層が設けられた半導体装置及びその製造方法
JP3393455B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0730108A (ja) Mis型半導体装置及びその製造方法
JP2790514B2 (ja) 半導体装置の製造方法
JPH0254524A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees