JPH0612529B2 - アドレス変換装置試験方式 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は論理アドレスを実アドレスに変換するアドレス
変換装置に関し、特にそのアドレス変換バツフアの試験
方式に関する。

（従来の技術） 論理アドレスから実アドレスに変換する仮想記憶をサポ
ートしているシステムでは、アドレス変換装置を備えて
いる。アドレス変換装置は通常、オペテーティングシス
テムによつて用意されたアドレス変換テーブルにもとづ
いてアドレス変換を実施し、アドレス変換を高速に実行
することができるように変換情報を貯えておくためのア
ドレス変換バツフアを備えている。通常、アドレス変換
にはページングを伴うため、斯かる変換は論理ページか
ら実ページへの変換となる。

アドレス変換装置、特にアドレス変換バツフアの試験は
試験プログラムによつて行われる方式がある。試験プロ
グラムによる方式は試験用アドレス変換テーブル群を準
備しておき、上記テーブル群にもとづいてアドレス変換
バツフアへのデータの登録と確認とを行うものである。

アドレス変換バツフアは複数のエントリで構成され、セ
ツトアソシアティブ法により索引される場合が多い。こ
の場合、アドレス変換バツフアは論理のアドレスの一部
により索引され、論理アドレスの残りの部分は上記アド
レス変換バツフアに登録される。通常、前者はセツトア
ドレス、後者はキーアドレスと呼ばれる。すなわち、ア
ドレス変換バツフアは、セツトアドレスで索引され、キ
ーアドレスと比較される。比較の結果、上記一致するエ
ントリが存在する場合には、索引した論理アドレスから
実アドレスへの変換情報が登録されて実アドレスが得ら
れる。比較の結果、上記不一致の場合にば変換情報が未
登録である。

以上のアドレス変換バツフアに対して、登録用アドレス
変換テーブルが用意される。アドレス変換バツフアの全
エントリに変換情報を登録するにはセツトアドレスを全
ケースに尽したテーブルが必要であるが、誤つたエント
リ索引やエントリ間の干渉を検出するためには、キーア
ドレスがアドレス変換バツフアのエントリ単位にユニー
クである必要がある。

キーアドレスが論理アドレスの上位部分を占めると仮定
すると、上記条件を満たす登録用アドレス変換テーブル
は巨大なものとなる。

さらに、変換後の実アドレスもメモリエリアを削減する
ため同一のページ内に存在する。

（発明が解決しようとする問題点） 従つて、キーアドレスはほゞ固定値に近く、アドレス変
換バツフアを誤つて索引した場合やエントリが干渉した
場合には、これらを検出することは不可能である。

本発明の目的は、試験用アドレス変換テーブルを使用し
て変換情報をアドレス変換バツフアへ登録し、試験用の
アドレス変換テーブルを用いて登録内容を確認し、論理
アドレス空間に実ページ群を巡回して対応させることに
より上記欠点を除去し、アドレス変換バツフアを誤つて
索引した場合やエントリが干渉した場合にも変換情報を
与えることができるように構成したアドレス変換装置試
験方式を提供することにある。

（問題点を解決するための手段） 本発明によるアドレス変換装置試験方式はアドレス変換
テーブルと、アドレス変換手段と、アドレス変換バツフ
アと、アドレス読出し手段とを具備し、アドレス変換テ
ーブルに含まれた第１の試験用アドレス変換テーブルを
用いてアドレス変換バツフアへの登録を行い、アドレス
変換テーブルに含まれた第２の試験用のアドレス変換テ
ーブルを用いて確認を行い、試験用アドレス変換テーブ
ルは論理アドレス空間に実ページ群を巡回して対応させ
ることができるように構成したものである。

アドレス変換テーブルは２^ｎ−１（ｎ２：正の整数）
の実ページ群を対応づける第１の試験用アドレス変換テ
ーブル、ならびに第１の試験用アドレス変換テーブル内
容を書換えて作成した第２の試験用アドレス変換テーブ
ルを含むものである。

アドレス変換手段はアドレス変換テーブルにもとづき、
論理アドレス空間の論理ページアドレスを実アドレス空
間のページアドレスに変換するためのものである。

アドレス変換バツフアは、実ページアドレスを含むアド
レス変換情報を登録しておくためのものである。

アドレス読出し手段はアドレス変換バツフアを索引して
登録の有無を調べ、実ページアドレスを読出すためのも
のである。

（実施例） 次に、本発明について図面を参照して詳細に説明する。

第１図は、本発明によるアドレス変換装置試験方式の一
実施例に関する概要を示すブロツク図である。第２図は
論理アドレスの形式を示す説明図である。第３図は、セ
グメントテーブルおよびページテーブルの形式を示す説
明図である。第４図は、アドレス変換過程を示すブロツ
ク図である。第５図は、アドレス変換バツフアの登録形
式を示す説明図である。第６図は、アクセスエリアを示
す説明図である。第７図は、アドレス変換バツフアへの
登録を示すフローチヤートである。第８図は、アドレス
変換バツフアの登録と確認を示すフローチヤートであ
る。

第９図は、登録と確認における異常終了時の解析を示す
フローチヤートである。

第１図において、１は論理アドレスレジスタ、２は実ア
ドレスレジスタ、３はアドレス変換バツフア、４は比較
器、５はセグメントテーブル領域、６は登録用ページテ
ーブル、７は確認用ページテーブルである。第４図にお
いて、41は制御レジスタ、42はセグメントテーブル領
域、43はページテーブル、44，45はそれぞれ加算器であ
る。第６図において、61〜63はそれぞれ登録用ページテ
ーブル領域６のアクセスページ、64は確認用ページテー
ブル領域７のアクセスページである。

第１図において、論理アドレス、実行アドレスともアド
レスは４バイト幅で記述、ともにビツト８からビツト31
までを有効ビツトとし、最下位ビツトをバイト境界とす
る。論理アドレスの形式は第２図に示すようにセグメン
トＳ、ページＰ、ならびにページ内アドレスＬに分割さ
れ、セグメントＳはビツト８〜11、ページＰはビツト12
〜19、ページ内アドレスＬはビツト20〜31とし、ビツト
０〜７は０に固定する。これにより、１ページは４キロ
バイトである。

次に、セグメントテーブルおよびページテーブルのエン
トリの形式をそれぞれ第３図(a)，(b)に示す。第３図
(a)のセグメントテーブルのエントリは４バイト幅であ
り、ビツト０は有効性を示すＶビツトであつて論理値が
１のときに有効である。ビツト８〜31はページテーブル
の先頭アドレスを示しビツト１〜７は０に固定される。
第３図(b)ページテーブルのエントリは４バイト幅であ
り、ビツト０は有効性を示すＶビツトであつて論理値が
１のときに有効である。ビツト８〜19は実ページアドレ
スを示し、ビツト１〜７は０に固定されるが、ビツト20
〜31は任意とする。ビツト８〜19の実ページアドレス
は、第１図に示すアドレス変換バツフア３の登録情報で
ある。

アドレス変換バツフア３への登録時には、登録情報は第
４図に示すアドレス変換過程を経由して登録される。第
４図を参照すれば、セグメントテーブルの先頭アドレス
を格納している制御レジスタ41の内容と、セグメントフ
イールドＳの４倍とを加算器44で加算し、セグメントテ
ーブル領域42から索引エントリを読出す。そこで、Ｖビ
ツトが１であることを確認し、ページテーブルの先頭ア
ドレスを得る。ページテーブルの先頭アドレスとページ
フイールドＰの４倍とを加算器45で加算し、ページテー
ブル領域43から索引エントリを読出し、Ｖビツトが１で
あることを確認し、実ページアドレスを求める。

第１図に戻つて、論理アドレスは論理アドレスレジスタ
１にセツトされる。次に、アドレス変換バツフア３を索
引して登録の有無を比較器４によつて調べる。論理アド
レスのビツト14〜19はアドレス変換バツフア３の索引ア
ドレス、すなわちセツトアドレスであり、信号線８上に
送出される。ビツト８〜13はキーアドレスであつて、信
号線９上に送出され、索引時には比較アドレス、登録時
には登録アドレスとなる。

登録が確認された場合にはヒツトと呼び、登録が未確認
の場合にはミスヒツトと呼ぶ。ミスヒツトの場合、アド
レス変換過程により実ページアドレスを得て、信号線10
上のページ内アドレスと合せて実アドレスレジスタ２に
実アドレスがセットされ、実ページアドレスはアドレス
変換バツフア３から送出されて登録に使用される。

本実施例ではアドレス変換バツフアの容量を64エントリ
とし、エントリは第５図に示すような形式を有する。第
５図から明らかであるが、各エントリは登録内容が有効
であることを示すＶビツトと、キーアドレスである論理
アドレスビツト（ビツト８〜13）と、実ページアドレス
ビツト（ビツト８〜19）とから成る。

次に、アドレス変換バツフア３および比較器４を試験す
るためのセグメントテーブル領域、ページテーブル領
域、およびアクセスエリアについて説明する。まず、試
験用セグメント値をＳ_１とし、セグメントテーブル５に
エントリＳ_１を確保する。続いて、請求範囲に規定され
た第１の試験用アドレス変換テーブルを格納するための
登録用ページテーブル領域６、および第２の試験用アド
レス変換テーブル２を格納するための確認用ページテー
ブル領域７を用意し、第６図に示すように４つの実ペー
ジを割付ける。すわわち、登録用ページテーブル領域６
にはページ61からページ63を巡回して割付け、確認用ペ
ージテーブル領域７には全エントリページ64を割付け
る。第６図に示す４つの実ページに対してページ61はＰ
_０、ページ62はＰ_１、ページ63はＰ_２、ページ64はｍ_０
を実ページアドレスとする。ページ61からページ64の４
つのページには、４バイト単位のデータがページの先頭
から少なくとも64単位用意される。アドレス変換バツフ
ア３の64エントリへの登録・確認時の論理アドレスをａ
_０からａ_６３とし、ａｉ（ｉ＝０〜63）の先頭の１バイ
トは16進表現で“００”である。ｘｉ，ｙｉ，ｚｉ，ｂ
ｉは４バイトのデータであつて、先頭の１バイトはそれ
ぞれ16進表現で“ＯＦ”，“ＯＥ”，“ＯＤ”，“ＦＯ
“であるとし、残りの３バイトはａｉと同様であるとす
る。

まず、アドレス変換バツフア３への変換情報の登録を第
７図に従つて説明する。セグメントテーブル領域５のエ
ントリＳ_１に登録用ページテーブル領域の６の先頭アド
レスを格納してテーブルを連結し、アドレス変換バツフ
ア３の内容をすべてクリアする。次に論理アドレスを初
期化し、初期値をａ_０とする。ａ_０においてセグメント
フイールドＳ_１、ペーイフイールドを０、ページ内アド
レスを０として、論理アドレスａｉ（ｉ＝０〜63）によ
つてメモリアクセスを行う。このメモリアクセスに対し
てアドレス変換バツフア３はミスヒツトになり、登録が
行われて読み出しデータがａｉに一致することが確認さ
れる。不一致の場合には、アドレス変換バツフア３のク
リア不良、またはアドレス変換過程の不良によりエラー
メツセージを出力して異常終了させる。一致が確認され
ると論理アドレスが更新され、ページフイールドを１だ
け増分させ、ページ内アドレスを４だけ増分させる。以
後、上記動作を64回繰返して実行したならば全エントリ
の登録を終了する。

次に、アドレス変換バツフア３へのアドレス変換情報の
登録とその確認とを第８図、および第９図を参照して説
明する。セグメントテーブル領域５のエントリＳ_１に確
認用ページテーブル領域７の先頭アドレスを格納してテ
ーブルを連結し、論理アドレスを初期化して初期値をａ
_０とする。

確認は登録と同順、または逆順で行いうるが、簡単のた
めに同順とする。ａ_０においてはセグメントフイールド
Ｓ_１、ページフイールドを０、ページ内アドレスを０と
して、論理アドレスａｉ（ｉ＝０〜63）でメモリアクセ
スを行う。次に、読出しデータが期待値ａｉと一致する
か否かを調べる。アドレス変換バツフア３へ正しく登録
され、索引によりヒツトすれば読出しデータはａｉであ
る。一致を確認した後、論理アドレスを更新し、ページ
フイールドを１だけ増分させ、ページ内アドレスを４だ
け増分させる。以後、上記動作を64回繰返すと、全エン
トリの登録・確認を終了する。不一致が発見されれば第
９図の解析ルーチンに進む。

アドレス変換バツフア３に登録情報が未登録状態であれ
ばセグメントテーブル領域５と確認用ページテーブル領
域７を参照し、第６図のページ64からｂιを読出す。従
つて、ｂｉを読出したことにより、未登録状態または比
較器４の故障であるため一致出力の得られないことが判
明する。これを未登録エラーメッセージとして表示す
る。

次に、アドレス変換バツフア３の他のエントリからの干
渉によりエントリの内容が乱されたり、あるいは誤索引
されたとしても、登録情報のうちでキーアドレスは固定
されているためヒツト／ミスヒツトには反映せず、ヒツ
トしたか否かにより真偽が判別できない。例えば、誤索
引については、信号線８上のセツトアドレスの故障に起
因して或るエントリに２度登録が行われる場合がある。
しかし、登録時に登録用ページテーブル６の実ページア
ドレスをＰ_０，Ｐ_１，Ｐ_２とワルツイングしているの
で、期待するページ以外から読出した場合にはｘｉ，ｙ
ｉまたはｚｉとなつて判別することが可能である。いず
れも該当しない場合には、誤アクセスとして処理され
る。

最後に、エントリの誤索引またはエントリの干渉につい
て説明する。アドレス変換バツフア３への登録内容とし
てエントリ順に３、または２^ｎ−１（ｎ３：正の整
数）の周期を有するワルツパターンを与えておく。アド
レス変換バツフア３は通常、メモリ素子を含むハードウ
エア構成である。エントリαを索引する予定であつたが
エントリβが索引されたか、あるいはエントリβに影響
を与えたとする。

メモリ素子は通常、２のべき乗の容量を有し、マトリク
ス構成のセル配置が採用されているとする。この場合、
アドレスデコードの方法にもよるが、エントリαとエン
トリβとの間の距離が上記３、または２^ｎ−１（ｎ
３）の周期、またはその倍数になつていることはまれで
ある。従つて、３または２^ｎ−１（ｎ３）のワルツイ
ングでも完壁ではないが、十分強力である。ワルツの周
期は大きいほど強力であると考えられるが、本実施例で
は３を採用している。

（発明の効果） 以上説明したように本発明では、試験用アドレス変換テ
ーブルを用いて変換情報をアドレス変換バツフアへ登録
し、試験用アドレス変換テーブルを用いて登録内容を確
認し、論理アドレス空間に実ページ群を巡回して対応さ
せることにより、容易にアドレス変換バツフアの誤索引
やエントリの干渉を検出することが可能であると云う効
果がある。

【図面の簡単な説明】

第１図は、本発明によるアドレス変換装置試験方式の一
実施例を示すブロツク図である。 第２図は、論理アドレスの形式を示す説明図である。 第３図は、セグメントテーブルおよびページテーブルの
形式を示す説明図である。 第４図は、アドレス変換過程を示すブロツク図である。 第５図は、アドレス変換バツフアの登録形式を示す説明
図である。 第６図は、アクセスエリアを示す説明図である。 第７図は、アドレス変換バツフアの登録を示すフローチ
ヤートである。 第８図は、アドレス変換バツフアの登録と確認を示すフ
ローチヤートである。 第９図は、登録と確認における異常終了時の解析を示す
フローチヤートである。 １……論理アドレスレジスタ ２……実アドレスレジスタ ３……アドレス変換バツフア、４……比較器 ５，42……セグメントテーブル領域 ６，７，43……ページテーブル領域 41……制御レジスタ、44，45……加算器 61〜64……アクセスページ、８〜10……信号線

Claims (1)

【特許請求の範囲】
1. 【請求項１】２^ｎ−１（ｎ２：正の整数）の実ページ
   群を対応づける第１の試験用アドレス変換テーブル、な
   らびに前記第１の試験用アドレス変換テーブルの内容を
   書換えて作成した第２の試験用アドレス変換テーブルを
   含むアドレス変換テーブルと、前記アドレス変換テーブ
   ルにもとづいて論理アドレス空間の論理ページアドレス
   を実アドレス空間の実ページアドレスに変換するための
   アドレス変換手段と、前記実ページアドレスを含むアド
   レス変換情報を登録しておくためのアドレス変換バツフ
   アと、前記アドレス変換バツフアを索引して登録の有無
   を調べて前記実ページアドレスを読出すためのアドレス
   読出し手段とを具備し、前記第１の試験用アドレス変換
   テーブルを用いて前記アドレス変換バツフアへの登録を
   行い、前記第２の試験用アドレス変換テーブルを用いて
   確認を行い、前記試験用アドレス変換テーブルは前記論
   理アドレス空間に前記実ページ群を巡回して対応させる
   ことができるように構成したことを特徴とするアドレス
   変換装置試験方式。