JPH061308B2 - マトリクス表示装置 - Google Patents
マトリクス表示装置Info
- Publication number
- JPH061308B2 JPH061308B2 JP59042745A JP4274584A JPH061308B2 JP H061308 B2 JPH061308 B2 JP H061308B2 JP 59042745 A JP59042745 A JP 59042745A JP 4274584 A JP4274584 A JP 4274584A JP H061308 B2 JPH061308 B2 JP H061308B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- column
- electrodes
- signal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 title claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 21
- 239000000758 substrate Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各画素にスイッチング素子を有する所謂「アク
ティブ・マトリクス表示装置」の改良にかかわり、簡便
な電動回路で安定した表示を得る技術に関する。
ティブ・マトリクス表示装置」の改良にかかわり、簡便
な電動回路で安定した表示を得る技術に関する。
近年、アクティブ・マトリクス型の表示装置の開発が盛
んである。この方法は例えば次の論文（Bernard.J.Lech
ner等；proceedings of the IEEE,59ｐ．1566〜1579(19
71)）で公知であり、電苛蓄積型のあるトランジスタや
非線形抵抗素子といったスイッチング素子を各画素の表
示素子と接続して作り込む事により液晶等のように閾値
特性の悪い表示素子でも高分割のマトリクス表示を可能
にし得るものである。駆動方法は点順次法と線順次法に
大別され、いずれも前記Ｂ．Ｊ．Ｌｅｃｈｎｅｒ等の論
文(p.1570)で公知であり、点順次法は詳しくは特開昭49
-748Fig．６等に記載されているが、第１図、第２図、
第３図により従来技術を説明する。
んである。この方法は例えば次の論文（Bernard.J.Lech
ner等；proceedings of the IEEE,59ｐ．1566〜1579(19
71)）で公知であり、電苛蓄積型のあるトランジスタや
非線形抵抗素子といったスイッチング素子を各画素の表
示素子と接続して作り込む事により液晶等のように閾値
特性の悪い表示素子でも高分割のマトリクス表示を可能
にし得るものである。駆動方法は点順次法と線順次法に
大別され、いずれも前記Ｂ．Ｊ．Ｌｅｃｈｎｅｒ等の論
文(p.1570)で公知であり、点順次法は詳しくは特開昭49
-748Fig．６等に記載されているが、第１図、第２図、
第３図により従来技術を説明する。
まず第１図、第２図により点順次法を説明すると、第１
図は従来の表示装置のブロック回路図で、１は表示部で
あり、行電極Ｃ１、Ｃ２、……、ＣＮと列電極Ｒ１、Ｒ
２、……、ＲＭと、その交点に対応して配置された能動
素子２、表示要素３を有する。８は行駆動部であり行電
極に時分割された走査信号を供給する。９は列駆動部で
あり、列電極にデータ信号を供給する。点順次法の場合
には列駆動部９はサンプリング・パルス発生回路７とス
イッチゲート６、及び蓄積容量５からである。
図は従来の表示装置のブロック回路図で、１は表示部で
あり、行電極Ｃ１、Ｃ２、……、ＣＮと列電極Ｒ１、Ｒ
２、……、ＲＭと、その交点に対応して配置された能動
素子２、表示要素３を有する。８は行駆動部であり行電
極に時分割された走査信号を供給する。９は列駆動部で
あり、列電極にデータ信号を供給する。点順次法の場合
には列駆動部９はサンプリング・パルス発生回路７とス
イッチゲート６、及び蓄積容量５からである。
第２図はそのタイミング・チャートであり、シリアルな
画像信号ＶＤはサンプリング・パルスＳ１、Ｓ２、…
…、ＳＭ及び走査信号Ｃ１、Ｃ２、……、ＣＮにより１
つの画素の表示要素に伝達される。
画像信号ＶＤはサンプリング・パルスＳ１、Ｓ２、…
…、ＳＭ及び走査信号Ｃ１、Ｃ２、……、ＣＮにより１
つの画素の表示要素に伝達される。
次に線順次法による駆動方法を第３図により説明する。
第１図との相違点は列駆動部９のうち３０で示した部分
である。点順次法ではビデオ信号ＶＤをスイッチゲート
６により直接列電極に伝達したが、線順次法ではまず第
１のアナログ・ラッチ３１にサンプリング・パルス発生
器７に基づいてラッチし、タイミング合せのために一括
して第２のアナログ・ラッチ３２にラッチする。このラ
ッチされたデータをアンプ３３を通じて各列電極に供給
する。
である。点順次法ではビデオ信号ＶＤをスイッチゲート
６により直接列電極に伝達したが、線順次法ではまず第
１のアナログ・ラッチ３１にサンプリング・パルス発生
器７に基づいてラッチし、タイミング合せのために一括
して第２のアナログ・ラッチ３２にラッチする。このラ
ッチされたデータをアンプ３３を通じて各列電極に供給
する。
以上のべた従来技術においては、点順次駆動法は回路が
簡単な反面各列電極に対する実質書き込み時間が一定に
ならず、各表示要素に対する書き込み時間も短かい。一
方線順次駆動法では書き込み時間は一定で十分長くとれ
るが回路が複雑となる。これ等の欠点を解消する方法と
して前出願（特願昭58-032169）の駆動法が提案されて
いる。
簡単な反面各列電極に対する実質書き込み時間が一定に
ならず、各表示要素に対する書き込み時間も短かい。一
方線順次駆動法では書き込み時間は一定で十分長くとれ
るが回路が複雑となる。これ等の欠点を解消する方法と
して前出願（特願昭58-032169）の駆動法が提案されて
いる。
第４図は非線形抵抗素子を用いた特願昭５８−032169の
ＮＬＲ型アクティブ・マトリクス表示装置のブロック図
である。
ＮＬＲ型アクティブ・マトリクス表示装置のブロック図
である。
１１３は表示部であり、行電極ＹＩ〜ＹＮと列電極ＸＩ
〜ＸＭ及び各行列電極に接続された表示素子１１７及び
ＮＬＲ素子１１６よりなる表示要素１１８を有する。第
５図は非線形抵抗素子の説明図であり、ＮＬＲ素子１２
５としては特願昭58-032169では１２６、１２７、１２
８等の様なダイオード・リングを用いている。
〜ＸＭ及び各行列電極に接続された表示素子１１７及び
ＮＬＲ素子１１６よりなる表示要素１１８を有する。第
５図は非線形抵抗素子の説明図であり、ＮＬＲ素子１２
５としては特願昭58-032169では１２６、１２７、１２
８等の様なダイオード・リングを用いている。
第６図は非線形抵抗素子の代表的電流−電圧特性図であ
り正負ほぼ対称で、低電圧領域では指数則、それより高
電圧領域では比例則で変化している。
り正負ほぼ対称で、低電圧領域では指数則、それより高
電圧領域では比例則で変化している。
第４図において１１２は列電極駆動回路、１１９はビデ
オ変調回路であり、そのブロック図及び電動波形の一例
を第７図、第８図を示す。ＶＤは入力ビデオ信号であ
り、ＶＳはＶＤの最大振巾の約半分の基準電位、ＣＬ１
は各行毎の選択タイミングで反転するクロツク信号であ
る。ビデオ信号ＶＤは増巾器１４６、１４７及びスイッ
チ１４１、１４２によりＶD'の如き０を中心に各１Ｈ毎
に反転した信号となり、補償回路出力によりゲインコン
トロールされた増巾器１４３によってＶＩＮの如き信号
になる。
オ変調回路であり、そのブロック図及び電動波形の一例
を第７図、第８図を示す。ＶＤは入力ビデオ信号であ
り、ＶＳはＶＤの最大振巾の約半分の基準電位、ＣＬ１
は各行毎の選択タイミングで反転するクロツク信号であ
る。ビデオ信号ＶＤは増巾器１４６、１４７及びスイッ
チ１４１、１４２によりＶD'の如き０を中心に各１Ｈ毎
に反転した信号となり、補償回路出力によりゲインコン
トロールされた増巾器１４３によってＶＩＮの如き信号
になる。
１４４はタイミングパルス発生回路でありクロック信号
ＣＬ２に基づいてスイッチ群１４５を順次選択し、ビデ
オ信号線ＶＩＮを各列電極Ｘ１、Ｘ２、Ｘ３、……に接
続し各電極容量に信号を蓄積する。第１１図は駆動波形
図であり、蓄積されたデータ信号の一例はＸｍであり、
ある行タイミングで−Ｖｄが非点灯レベル、Ｖｄが点灯
レベルなら、次の行タイミングではＶｄが非点灯レベ
ル、−Ｖｄが点灯レベルというように各１Ｈ毎に極性の
反転した信号となっている。
ＣＬ２に基づいてスイッチ群１４５を順次選択し、ビデ
オ信号線ＶＩＮを各列電極Ｘ１、Ｘ２、Ｘ３、……に接
続し各電極容量に信号を蓄積する。第１１図は駆動波形
図であり、蓄積されたデータ信号の一例はＸｍであり、
ある行タイミングで−Ｖｄが非点灯レベル、Ｖｄが点灯
レベルなら、次の行タイミングではＶｄが非点灯レベ
ル、−Ｖｄが点灯レベルというように各１Ｈ毎に極性の
反転した信号となっている。
第９図、第１０図は行電極駆動回路のブロック図及び波
形図である。この回路は行電極に第１１図Ｙa-2、
Ｙn-1、Ｙｎ、Ｙn+1の如き行毎に極性反転した走査信号
を供給する。１６１はシフトレジスタ又はデコーダ等に
より構成されるシフトパルス発生部であり、クロックＡ
１、Ａ２に基づきＢ１、Ｂ２、……を発生する。クロッ
クパルスＡ１、Ａ２、ＣＬ１及びＢ１、Ｂ２、……によ
り論理回路１６２はＣ（１、１〜４）、Ｃ（２、１〜
４）等のパルスを電位選択回路１６３に供給する。
形図である。この回路は行電極に第１１図Ｙa-2、
Ｙn-1、Ｙｎ、Ｙn+1の如き行毎に極性反転した走査信号
を供給する。１６１はシフトレジスタ又はデコーダ等に
より構成されるシフトパルス発生部であり、クロックＡ
１、Ａ２に基づきＢ１、Ｂ２、……を発生する。クロッ
クパルスＡ１、Ａ２、ＣＬ１及びＢ１、Ｂ２、……によ
り論理回路１６２はＣ（１、１〜４）、Ｃ（２、１〜
４）等のパルスを電位選択回路１６３に供給する。
１６３には第１１図Ｙn-2の所に示した電位±Ｖａ、±
Ｖｂあるいはこれに比例した電位が供給され、Ｃ（ｎ、
１〜４）により選択される。
Ｖｂあるいはこれに比例した電位が供給され、Ｃ（ｎ、
１〜４）により選択される。
１６４は出力段のバッファアンプであり、ＹＩ〜Ｙｎが
表示部１１３に印加される。
表示部１１３に印加される。
特願昭５８−０３２１６９の特徴の一つは走査信号にあ
る。例えばＹｎについてみると選択期間１８１、１８２
と非選択期間１８３、１８４があり、前者では±Ｖａ、
後者では±Ｖｂの電位をとる。選択期間は行電極毎に線
順次で走査されているがそれぞれ割り当てられた１Ｈ全
部ではなく水平帰線区間のみのなっている。残りの水平
走査期間ではすべての走査信号ともに選択されておらず
第７図、第８図で述べたように各列電極容量に線順次に
信号が書き込んでいる。この様な構成とすると線順次駆
動でありながら点順次駆動と同様にサンプルホールド回
路が不要であり、点順次駆動の様に実効的書き込み時間
が各列で異なる事による充電電荷量の違いが生じない。
特にＮＬＲマトリクスでは書き込み時間の相違は致命的
な欠点であり、点順次法は無理で回路が複雑であった
が、特願昭58-032169により点順次法と同等の回路で済
み非常に有利となった。
る。例えばＹｎについてみると選択期間１８１、１８２
と非選択期間１８３、１８４があり、前者では±Ｖａ、
後者では±Ｖｂの電位をとる。選択期間は行電極毎に線
順次で走査されているがそれぞれ割り当てられた１Ｈ全
部ではなく水平帰線区間のみのなっている。残りの水平
走査期間ではすべての走査信号ともに選択されておらず
第７図、第８図で述べたように各列電極容量に線順次に
信号が書き込んでいる。この様な構成とすると線順次駆
動でありながら点順次駆動と同様にサンプルホールド回
路が不要であり、点順次駆動の様に実効的書き込み時間
が各列で異なる事による充電電荷量の違いが生じない。
特にＮＬＲマトリクスでは書き込み時間の相違は致命的
な欠点であり、点順次法は無理で回路が複雑であった
が、特願昭58-032169により点順次法と同等の回路で済
み非常に有利となった。
しかし特願昭５８−０３２１６９にも若干の問題点は残
っていた。すなわち第７図の各列電極Ｘ１、Ｘ２、Ｘ３
はそれぞれ電極容量を持っておりデータ信号を蓄積しう
るが、この電極容量は一般的には駆動回路内に外付けコ
ンデンサーとして設けるか、電極自体の浮遊容量で代用
している。前者は回路が複雑となり、後者は浮遊容量を
形成する隣接電極の電位変化の影響を受けやすく不安定
である。
っていた。すなわち第７図の各列電極Ｘ１、Ｘ２、Ｘ３
はそれぞれ電極容量を持っておりデータ信号を蓄積しう
るが、この電極容量は一般的には駆動回路内に外付けコ
ンデンサーとして設けるか、電極自体の浮遊容量で代用
している。前者は回路が複雑となり、後者は浮遊容量を
形成する隣接電極の電位変化の影響を受けやすく不安定
である。
本発明は液晶層を挾んだ対向側に基準電極を設け、液晶
に直流電圧が印加されにくい適当な基準信号を与える事
を要旨とし、何ら工程を付加する異なく安定で均一な付
加容量を与えることを目的とするものである。
に直流電圧が印加されにくい適当な基準信号を与える事
を要旨とし、何ら工程を付加する異なく安定で均一な付
加容量を与えることを目的とするものである。
第１２図は本発明の表示装置の一実施例のブロック図で
ある。１１３は表示部であり、ここでは２枚の基板目に
液晶を挾んでなる液晶パネルである。一方の基板には行
電極Ｙ１、Ｙ２、……、ＹＮとＮＬＲ素子１１６が形成
され、他の基板上には列電極Ｘ１、Ｘ２、……、ＸＭが
形成されている。本実施例の特徴は行電極Ｙ１、Ｙ２、
……、ＹＮの形成される基板上で例電極Ｘ１、Ｘ２、…
…、ＸＭと対向する部分に基準電極１９１を設けた点に
ある。１９２は基準電極１９１に基準信号を与える手段
である。この様にする事により、各列電極には液晶を誘
電体とした容量が付加されている。
ある。１１３は表示部であり、ここでは２枚の基板目に
液晶を挾んでなる液晶パネルである。一方の基板には行
電極Ｙ１、Ｙ２、……、ＹＮとＮＬＲ素子１１６が形成
され、他の基板上には列電極Ｘ１、Ｘ２、……、ＸＭが
形成されている。本実施例の特徴は行電極Ｙ１、Ｙ２、
……、ＹＮの形成される基板上で例電極Ｘ１、Ｘ２、…
…、ＸＭと対向する部分に基準電極１９１を設けた点に
ある。１９２は基準電極１９１に基準信号を与える手段
である。この様にする事により、各列電極には液晶を誘
電体とした容量が付加されている。
第１３図は本発明の表示装置の他の実施例のブロック図
である。前実施例と異なり本実施例では行駆動回路が左
半分１１１Ｌと右半分１１１Ｒに、列駆動回路が上半分
１１２Ｖと下半分１１２Ｄにそれぞれ２分され、電極１
本毎に交互に引き出されている。それに伴い基準電極も
１９１Ｌと１９１Ｒの２つに分けられそれぞれの駆動回
路１９２Ｌ、１９２Ｒから基準信号が供給されている。
である。前実施例と異なり本実施例では行駆動回路が左
半分１１１Ｌと右半分１１１Ｒに、列駆動回路が上半分
１１２Ｖと下半分１１２Ｄにそれぞれ２分され、電極１
本毎に交互に引き出されている。それに伴い基準電極も
１９１Ｌと１９１Ｒの２つに分けられそれぞれの駆動回
路１９２Ｌ、１９２Ｒから基準信号が供給されている。
第１４図は第１２図の実施例の平面図である。２０１は
スイッチング素子２０７、表示電極２０６、行電極
Ｙ１、Ｙ２が形成されたアクティブ基板、２０２は列電
極Ｘ１、Ｘ２、……ＸＭの形成された対向基板、２０３
はシーリング部であり、液晶はこの内側の部分に封入さ
れている。１９１は基準電極でありアクティブ基板２０
１上に列電極Ｘ１、Ｘ２、……ＸＭと液晶層を挾んで対
向する事により容量Ｃ１、……、ＣＭを形成している。
容量部２０４はマトリクス部２０５に比べて十分小さく
てもよく面積的な負荷は大きくない。又均一な液晶層厚
は現状技術で十分達成されており容量のばらつきも十分
小さい。この様に均一な容量が何らの工程増を伴う事な
く実現される。
スイッチング素子２０７、表示電極２０６、行電極
Ｙ１、Ｙ２が形成されたアクティブ基板、２０２は列電
極Ｘ１、Ｘ２、……ＸＭの形成された対向基板、２０３
はシーリング部であり、液晶はこの内側の部分に封入さ
れている。１９１は基準電極でありアクティブ基板２０
１上に列電極Ｘ１、Ｘ２、……ＸＭと液晶層を挾んで対
向する事により容量Ｃ１、……、ＣＭを形成している。
容量部２０４はマトリクス部２０５に比べて十分小さく
てもよく面積的な負荷は大きくない。又均一な液晶層厚
は現状技術で十分達成されており容量のばらつきも十分
小さい。この様に均一な容量が何らの工程増を伴う事な
く実現される。
基準電極電位は一定であればどのような値でも容量とし
て作用させる事ができる。しかし液晶を誘電体層として
用いている関係上、液晶に直流が印加されない様に注意
しなくてはならない。又、容量部の面積を低減するため
には実効誘電率を大きく使いたい。
て作用させる事ができる。しかし液晶を誘電体層として
用いている関係上、液晶に直流が印加されない様に注意
しなくてはならない。又、容量部の面積を低減するため
には実効誘電率を大きく使いたい。
本発明では以上の要求を満足するために第１５図に示し
た如き基準信号φを用いている。即ち、奇フィールドＦ
１と偶フィールドＦ２で互いに反転した矩形波信号であ
る。信号レベル±Ｖａとしている。この様な基準信号φ
と列信号、例えば第１１図Ｘｍの間には直流分のほとん
どない、しかも液晶を励起するのに十分な電圧が印加さ
れる。
た如き基準信号φを用いている。即ち、奇フィールドＦ
１と偶フィールドＦ２で互いに反転した矩形波信号であ
る。信号レベル±Ｖａとしている。この様な基準信号φ
と列信号、例えば第１１図Ｘｍの間には直流分のほとん
どない、しかも液晶を励起するのに十分な電圧が印加さ
れる。
第１６図は液晶層の誘電率εと実効電圧Ｖの関係を示す
特性図である。液晶の閾値電圧Ｖｔｈに対しＶ＜Ｖthで
はεε１であるがＶ＜Ｖthの印加に応じてεは増加し
ε11に近づく。第１１図の駆動波形でバイアス電圧Ｖｂ
は液晶の光学変化の中央値に設定するため第１６図の如
くまだεは十分大きくないが、Ｖｂに書き込み電圧を上
乗せしたＶａは液晶を励起するのに十分な電圧である。
特性図である。液晶の閾値電圧Ｖｔｈに対しＶ＜Ｖthで
はεε１であるがＶ＜Ｖthの印加に応じてεは増加し
ε11に近づく。第１１図の駆動波形でバイアス電圧Ｖｂ
は液晶の光学変化の中央値に設定するため第１６図の如
くまだεは十分大きくないが、Ｖｂに書き込み電圧を上
乗せしたＶａは液晶を励起するのに十分な電圧である。
この様に本発明では基準信号として液晶を励起するのに
十分な実効電圧を有する信号を印加する事により、小さ
い面積で十分な容量を設ける事が可能である。本発明で
は第１５図の如く走査信号ＹＩ〜ＹＮの選択電位±Ｖａ
を有する矩形波を用いたが、勿論他の電位でもＶthより
大きければ有効である。しかし±Ｖａの使用は電源数を
増す必要がないため便利である。更に本発明では基準信
号として直流分を含まない信号を用いている。この事に
より液晶層の劣化を最小限にする事ができる。
十分な実効電圧を有する信号を印加する事により、小さ
い面積で十分な容量を設ける事が可能である。本発明で
は第１５図の如く走査信号ＹＩ〜ＹＮの選択電位±Ｖａ
を有する矩形波を用いたが、勿論他の電位でもＶthより
大きければ有効である。しかし±Ｖａの使用は電源数を
増す必要がないため便利である。更に本発明では基準信
号として直流分を含まない信号を用いている。この事に
より液晶層の劣化を最小限にする事ができる。
基準信号としては他に例えば第１１図の駆動波形に於け
るゼロ電位０を用いてもよい。この場合は誘電率εは大
きくはないが直流分を含まない。
るゼロ電位０を用いてもよい。この場合は誘電率εは大
きくはないが直流分を含まない。
以上述べた如く、本発明では液晶層を有効的に容量とし
て使用する事により安定した表示が可能であり、何等工
程増を伴う事なく簡素な駆動回路で高密度の表示が可能
となる。
て使用する事により安定した表示が可能であり、何等工
程増を伴う事なく簡素な駆動回路で高密度の表示が可能
となる。
尚、実施例のスイッチング素子として非線形抵抗素子を
用いたがトランジスタを用いても同等の効果が得られ
る。
用いたがトランジスタを用いても同等の効果が得られ
る。
第１図は従来の表示装置のブロック図、第２図は第１図
の表示装置の駆動波形図、第３図は従来の線順次法を用
いた表示装置のブロック図、第４図〜第１１図は特願昭
58-032169の駆動方法を説明するもので、第４図は非線
形抵抗素子を用いたＮＬＲ型アクティブ・マトリクス表
示装置のブロック図、第５図、第６図は非線形抵抗素子
の説明図とその特性図、第７図、第８図はビデオ変調回
路及び列電極駆動回路を示す回路図と使用波形図、第
９、１０図は行電極駆動回路と使用波形図、第１１図は
駆動波形図、第１２図は本発明の表示装置の一実施例の
ブロック図、第１３図は本発明の表示装置の他の実施例
のブロック図、第１４図は第１２図の実施例の平面図、
第１５図は本発明に用いる基準信号の波形図、第１６図
は液晶の誘電率対実効電圧の特性図である。 ＸＩ〜ＸＮ……列電極、ＹＩ〜ＹＭ……行電極、２、１
１６……スイッチング素子、３、１１７……表示素子、
１９１……基準電極、φ……基準信号。
の表示装置の駆動波形図、第３図は従来の線順次法を用
いた表示装置のブロック図、第４図〜第１１図は特願昭
58-032169の駆動方法を説明するもので、第４図は非線
形抵抗素子を用いたＮＬＲ型アクティブ・マトリクス表
示装置のブロック図、第５図、第６図は非線形抵抗素子
の説明図とその特性図、第７図、第８図はビデオ変調回
路及び列電極駆動回路を示す回路図と使用波形図、第
９、１０図は行電極駆動回路と使用波形図、第１１図は
駆動波形図、第１２図は本発明の表示装置の一実施例の
ブロック図、第１３図は本発明の表示装置の他の実施例
のブロック図、第１４図は第１２図の実施例の平面図、
第１５図は本発明に用いる基準信号の波形図、第１６図
は液晶の誘電率対実効電圧の特性図である。 ＸＩ〜ＸＮ……列電極、ＹＩ〜ＹＭ……行電極、２、１
１６……スイッチング素子、３、１１７……表示素子、
１９１……基準電極、φ……基準信号。
Claims (1)
- 【請求項１】複数の行電極と複数の列電極と該両電極の
交点毎に設けられたスイッチング素子と、該スイッチン
グ素子に接続された液晶表示素子よりなるマトリクス表
示パネルと、前記行電極に線順次走査信号を供給する行
駆動回路と、前記列電極にデータ信号を供給する列電極
駆動回路とを有するマトリクス表示装置に於いて、前記
液晶表示素子を構成する液晶層を介して前記列電極に対
向した基準電極を有すると共に、該基準電極と列電極の
間に、実効電圧値が液晶のしきい値電圧よりも大きい基
準信号が供給される事を特徴とするマトリクス表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59042745A JPH061308B2 (ja) | 1984-03-06 | 1984-03-06 | マトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59042745A JPH061308B2 (ja) | 1984-03-06 | 1984-03-06 | マトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186824A JPS60186824A (ja) | 1985-09-24 |
| JPH061308B2 true JPH061308B2 (ja) | 1994-01-05 |
Family
ID=12644549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59042745A Expired - Lifetime JPH061308B2 (ja) | 1984-03-06 | 1984-03-06 | マトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061308B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211829A (ja) * | 1985-03-28 | 1987-01-20 | Toshiba Corp | アクテイブマトリツクス形液晶表示装置 |
| JPS6251210A (ja) * | 1985-08-30 | 1987-03-05 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS6269608A (ja) * | 1985-09-24 | 1987-03-30 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172626A (ja) * | 1982-04-01 | 1983-10-11 | Seiko Epson Corp | 電気光学装置 |
-
1984
- 1984-03-06 JP JP59042745A patent/JPH061308B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60186824A (ja) | 1985-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635127A (en) | Drive method for active matrix display device | |
| US4795239A (en) | Method of driving a display panel | |
| US5907314A (en) | Liquid-crystal display apparatus | |
| EP0597536A2 (en) | Active matrix display devices | |
| KR100413937B1 (ko) | 매트릭스디스플레이장치 | |
| US5777591A (en) | Matrix display apparatus employing dual switching means and data signal line driving means | |
| US6566643B2 (en) | Electro-optical device, method of driving the same, and electronic apparatus using the same | |
| US5379050A (en) | Method of driving a matrix display device and a matrix display device operable by such a method | |
| KR0171956B1 (ko) | 액정표시장치의 교류화구동방법 및 그것을 사용한 액정표시장치 | |
| JPH01137293A (ja) | デイスプレーのクロストーク減少方法と装置 | |
| US4622590A (en) | Method of driving a display device | |
| JPH05113772A (ja) | アクテイブマトリクス型液晶表示装置の駆動方法 | |
| EP0508628A2 (en) | Method for driving active matrix type liquid crystal display device | |
| JPH05210089A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JP2000075841A (ja) | 液晶表示装置 | |
| KR20040037177A (ko) | 매트릭스 구동 방법, 매트릭스 구동 회로 및 액정디스플레이 장치 | |
| JPH061308B2 (ja) | マトリクス表示装置 | |
| JP2552070B2 (ja) | アクティブマトリックス型表示装置およびその駆動方法 | |
| JPH02184816A (ja) | アクティブマトリックス形液晶表示装置 | |
| JP4474138B2 (ja) | 表示装置用画素駆動部、表示回路および表示装置 | |
| JPH1164893A (ja) | 液晶表示パネルおよびその駆動方法 | |
| JPS6273235A (ja) | 表示装置の駆動方法 | |
| JPH04128786A (ja) | 表示装置 | |
| JPH0731321B2 (ja) | 容量性負荷の走査方法 | |
| JP3532703B2 (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |