JPH06140528A - マイクロ波半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 信頼性の高いマイクロ波半導体装置を提供す
る。 【構成】 マイクロ波集積回路10において、半絶縁性半
導体基板20の一側面に、各切欠部30,31,32内に埋め込ん
だ状態で、各第２の取出電極33,34,35を設け、第２の取
出電極33,34,35を、各整合回路22,25,28に接続している
第１の取出電極23,26,29に接続する。マイクロ波集積回
路10の基板20の側面を下に向けた状態で、各第２の取出
電極33,34,35を、各リード11a,11b,11c 上にダイボンド
する。 【効果】 半絶縁性半導体基板の側面に各整合回路がな
く、マイクロ波集積回路と各リードとの間で、回路配線
による容量が生じたり、電波伝搬が起こることもなく、
インダタンスによる高周波特性の劣化が起こらない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロ波半導体装置
およびその製造方法に関する。

【０００２】

【従来の技術】従来より、ミリ波帯あるいはサブミリ波
帯の高周波電磁波の検出、発振、増幅を行うデバイスと
してマイクロ波半導体装置が使用されている。従来のマ
イクロ波半導体装置は、マイクロ波集積回路をリードフ
フレームに搭載すると共に、樹脂封止してなる。すなわ
ち、マイクロ波集積回路１は、図９の如く、リードフレ
ーム２のヘッダー３にダイボンドされており、マイクロ
波集積回路１の入出力パッド３ａ，３ｂ，３ｃ，３ｄ，
３ｅは、ボンディングワイヤー４ａ，４ｂ，４ｃ，４
ｄ，４ｅを介してリードフフレーム２のリード５ａ，５
ｂ，５ｃ，５ｄ，５ｅに結線されている。

【０００３】

【発明が解決しようとする課題】図９に示したマイクロ
波半導体装置では、ボンディングワイヤーを複数本にし
てインピーダンスを小さくしているが、ボンディングワ
イヤー４ａ，４ｂ，４ｃ，４ｄ，４ｅ同士のインダクタ
ンスによって、マイクロ波集積回路１の高周波特性が劣
化する場合があった。

【０００４】そこで、マイクロ波集積回路１の高周波特
性を劣化させるボンディングワイヤーを排除し、マイク
ロ波集積回路１とリードフレーム２との距離をできるだ
け短くしすることにより、インピーダンスを小さくした
マイクロ波半導体装置が提案されている。すなわち、こ
のようなマイクロ波半導体装置では、図１０の如く、マ
イクロ波集積回路１の入出力パッド（図示せず）を、半
田バンプ７ａ，７ｂを介してリードフレーム２のヘッダ
ー３に接続している。

【０００５】しかしながら、図１０に示したマイクロ波
半導体装置にあっては、マイクロ波集積回路１とリード
フレーム２との距離が、例えば数１０μｍと小さいた
め、半田バンプ７ａ，７ｂが、マイクロ波集積回路１の
配線パターンと共に容量を生じさせる。すなわち、半田
バンプ７ａ，７ｂは、高周波に対する容量の増大を招い
ている。また、半田バンプ７ａ，７ｂは、半田バンプ７
ａ，７ｂ間で高周波の反射を起こし、すなわち導波管と
なり、マイクロ波集積回路１の高周波特性が変わり、そ
の特性が劣化することがある。

【０００６】本発明は、上記に鑑み、マイクロ波集積回
路の高周波特性の劣化が生じにくい、信頼性の高いマイ
クロ波半導体装置の提供を目的とする。

【０００７】

【課題を解決するための手段および作用】上記目的を達
成するための請求項１記載のマイクロ波半導体装置は、
リードフレームに搭載された、半絶縁性半導体基板に作
り込まれたマイクロ波集積回路を含むマイクロ波半導体
装置であって、半絶縁性半導体基板の一方表面におい
て、回路設計に基づき、所定の高周波特性を得るように
引き回された複数の配線パターンにそれぞれ接続する複
数の第１の取出電極と、半絶縁性半導体基板の一側面に
おいて、互いに所定間隔をあけ、各第１の取出電極を含
む領域が切り欠かれた複数の切欠部と、各切欠部内に、
各第１の取出電極に接続するように埋め込まれた複数の
第２の取出電極とを含み、上記各第２の取出電極が、直
接リードフレームに搭載されているものである。

【０００８】上記構成において、マイクロ波集積回路
は、半絶縁性半導体基板の一側面に、各切欠部内に埋め
込んだ状態で、各第２の取出電極を設けており、かつ第
２の取出電極を、各配線パターンに接続している第１の
取出電極に接続し、マイクロ波集積回路を、ボンディン
グワイヤーを用いることなく、リードフレーム上に直接
搭載している。つまり、マイクロ波集積回路の半絶縁性
半導体基板の側面を下に向けた状態で、各第２の取出電
極をリードフレームに直接接続しているから、半絶縁性
半導体基板の側面には各配線パターンがなく、マイクロ
波集積回路とリードフレームとの間で、回路配線による
容量が生じたり、電波伝搬が起こることもない。よっ
て、インダタンスによる高周波特性の劣化が起こらない
で済む。

【０００９】請求項２記載の上記マイクロ波半導体装置
の製造方法は、半絶縁性半導体基板の一方表面に、回路
設計に基づき、所定の高周波特性を得るように引き回さ
れた複数の配線パターンに接続する複数の第１の取出電
極を形成する工程、半絶縁性半導体基板の一側面に、互
いに所定間隔をあけ、各第１の取出電極を含む領域を切
り欠いて複数の切欠部を形成する工程、前記工程で形成
された各切欠部内に、各第１の取出電極に接続するよう
に、導電性物質を埋め込み複数の第２の取出電極を形成
する工程、ならびに前記工程で形成された各第２の取出
電極が半絶縁性半導体基板の一側面に並ぶように、半絶
縁性半導体基板をダイシングする工程を含むものであ
る。

【００１０】上記製造方法では、各切欠部内に、各第１
の取出電極に接続するように、導電性物質を埋め込み、
互いに所定の間隔をあけて複数の第２の取出電極を形成
し、各第２の取出電極が半絶縁性半導体基板の一側面に
並ぶように、半絶縁性半導体基板をダイシングすること
で、第２の取出電極の搭載面を半絶縁性半導体基板の側
面と容易に略面一とすることができる。そのため、マイ
クロ波集積回路を安定した状態でリードフレーム上に直
接搭載することができる。

【００１１】

【実施例】以下、本発明の一実施例を添付図面に基づい
て詳述する。図１は本発明の一実施例に係るマイクロ波
半導体装置の概略構成を示す斜視図である。図１を参照
しつつ、本実施例に係るマイクロ波半導体装置Ｄの構成
について説明する。

【００１２】マイクロ波半導体装置Ｄは、図１の如く、
マイクロ波集積回路１０がリードフレームのリード１１
ａ，１１ｂ，１１ｃにダイボンドされると共に、リード
１１ａ，１１ｂ，１１ｃのダイボンド領域を含む予め定
められた領域が、モールド樹脂１２（図中破線示）によ
り気密に封止されている。図２はマイクロ波集積回路の
斜視図、図３は同じくその平面図、図４は同じくその側
面図、図５は同じくその等価回路図である。図２、図
３、図４および図５を参照しつつ、マイクロ波集積回路
１０の構成について説明する。

【００１３】マイクロ波集積回路１０は、図２、図３お
よび図４の如く、例えばＧａＡｓ系あるいはＩｎＰ系の
半絶縁性半導体基板２０に作り込まれている。そして、
半絶縁性半導体基板２０の上面には、マイクロ波集積回
路１０のソース２１（図２、図３参照）とコンタクトを
とっているソース整合回路２２に接続する第１のグラン
ド取出電極２３と、ドレイン２４（図２、図３参照）と
コンタクトをとっている入力側整合回路２５に接続する
第１の出力取出電極２６と、ゲート２７（図２、図３参
照）とコンタクトをとっている出力側整合回路２８と接
続する第１の入力取出電極２９とが設けられている。

【００１４】ソース整合回路２２、入力側整合回路２５
および出力側整合回路２８は、所定の高周波特性を得る
ように、回路設計に基づき略渦巻き状に引き回され、ス
トリップ線路状に多層配線されている。つまり、ソース
整合回路２２、入力側整合回路２５および出力側整合回
路２８は、図５の如く、インダクタンスコイルとされて
いる。

【００１５】第１のグランド取出電極２３、第１の出力
取出電極２６および第１の入力取出電極２９は、図２、
図３の如く、半絶縁性半導体基板２０の縁部に所定の間
隔をあけて配置されている。また、半絶縁性半導体基板
２０の一側面には、図４の如く、互いに所定間隔をあ
け、第１のグランド取出電極２３、第１の出力取出電極
２６および第１の入力取出電極２９を含む領域が、当該
基板２０の下面まで切り欠かれたグランド用切欠部３
０、出力用切欠部３１および入力用切欠部３２が設けら
れている。

【００１６】グランド用切欠部３０、出力用切欠部３１
および入力用切欠部３２は、図４において下側に向かっ
て末拡がりにテーパ状に形成されている。そして、グラ
ンド用切欠部３０、出力用切欠部３１および入力用切欠
部３２内には、それぞれ第１のグランド取出電極２３、
第１の出力取出電極２６および第１の入力取出電極２９
に接続するように、第２のグランド取出電極３３、第２
の出力取出電極３４および第２の入力取出電極３５がそ
れぞれ埋め込まれている。

【００１７】第２のグランド取出電極３３、第２の出力
取出電極３４および第２の入力取出電極３５は、半絶縁
性半導体基板２０の側面を下に向けた状態で、グランド
用リード１１ａ、出力用リード１１ｂおよび入力用リー
ド１１ｃがダイボンドされる（図１参照）。そして、第
２のグランド取出電極３３、第２の出力取出電極３４お
よび第２の入力取出電極３５の搭載面は、マイクロ波集
積回路１０が安定した状態でリードフレームに搭載され
るように、半絶縁性半導体基板２０の側面と略面一とさ
れている。

【００１８】斯くして、マイクロ波集積回路１０は、リ
ードフレームのリード１１ａ，１１ｂ，１１ｃにダイボ
ンドされることによって、図５に示すように、ソースが
グランドに接地され、ドレインおよびゲートがオープン
状態とされるので、低雑音特性の増幅回路とされる。上
記構成において、マイクロ波集積回路１０は、半絶縁性
半導体基板２０の一側面に、グランド用切欠部３０、出
力用切欠部３１および入力用切欠部３２内に埋め込んだ
状態で、第２のグランド取出電極３３、第２の出力取出
電極３４および第２の入力取出電極３５を設けており、
かつ第２のグランド取出電極３３、第２の出力取出電極
３４および第２の入力取出電極３５を、各整合回路２
２，２５，２８を介してソース、ドレインおよびゲート
とコンタクトをとっている第１のグランド取出電極２
３、第１の出力取出電極２６および第１の入力取出電極
２９に接続しているので、マイクロ波集積回路１０を、
ボンディングワイヤーを用いることなく、リードフレー
ムの各リード１１ａ，１１ｂ，１１上にダイボンドする
ことができる。

【００１９】つまり、マイクロ波集積回路１０の半絶縁
性半導体基板２０の側面を下に向けた状態で、第２のグ
ランド取出電極３３、第２の出力取出電極３４および第
２の入力取出電極３５を、グランド用リード１１ａ、出
力用リード１１ｂおよび入力用リード１１ｃに直接接続
しているから、半絶縁性半導体基板２０の側面には各整
合回路２２，２５，２８がなく、マイクロ波集積回路１
０と各リード１１ａ，１１ｂ，１１との間で、回路配線
による容量が生じたり、電波伝搬が起こることもない。
よって、マイクロ波集積回路１０に、インダタンスによ
る高周波特性の劣化が起こらないで済む。

【００２０】図６はマイクロ波集積回路の製造方法を工
程順に示す概略縦断側面図、図７はダイシングラインを
示す図である。図６、図７を参照しつつ、上記マイクロ
波集積回路１０の製造方法について説明する。なお、以
後の説明においては、１つの半絶縁性半導体基板２０に
２つのマイクロ波集積回路１０１，１０２を作成する場
合を想定して説明する（図７参照）。

【００２１】まず、図６（ａ）のように、半絶縁性半導
体基板２０にトランジスタ動作領域、すなわちソース、
ドレインおよびゲート（図示せず）を作り込み、ソー
ス、ドレインおよびゲートと、ソース整合回路、出力側
整合回路および入力側整合回路（図示せず）とのコンタ
クトをとる。その後、半絶縁性半導体基板２０の上面に
おいて、ソース整合回路に第１のグランド取出電極２３
を、出力側整合回路に第１の出力取出電極２６を、入力
側整合回路に第１の入力取出電極２９をそれぞれ接続す
る。

【００２２】次に、図６（ｂ）のように、テーパエッチ
ング法により、互いに所定間隔をあけ、第１のグランド
取出電極２３、第１の出力取出電極２６および第１の入
力取出電極２９に到達するように、半絶縁性半導体基板
２０を下面から貫通して、後にグランド用切欠部３０、
出力用切欠部３１および入力用切欠部３２となるグラン
ド用スルーホール３０ａ、出力用スルーホール３１ａお
よび入力用スルーホール３２ａを形成する。

【００２３】つづいて、図６（ｃ）（ｄ）のように、リ
フトオフ法により、グランド用スルーホール３０ａ、出
力用スルーホール３１ａおよび入力用スルーホール３２
ａ内にＡｌ等の導電性物質（配線材料）４０を埋め込
み、第１のグランド取出電極２３、第１の出力取出電極
２６および第１の入力取出電極２９に接続するように、
第２のグランド取出電極３３、第２の出力取出電極３４
および第２の入力取出電極３５を形成する。すなわち、
図６（ｃ）のように、半絶縁性半導体基板２０の下面全
体にレジスト（図示せず）を塗布した後、各スルーホー
ル３０ａ，３１ａ，３２ａを埋め込むように、配線材料
４０を基板２０の下面全体に堆積する。そして、図６
（ｄ）のように、レジストと共に、スルーホール３０
ａ，３１ａ，３２ａ領域以外の配線材料４０をエッチン
グ等により除去する。そうすると、第２のグランド取出
電極３３、第２の出力取出電極３４および第２の入力取
出電極３５は、グランド用スルーホール３０ａ、出力用
スルーホール３１ａおよび入力用スルーホール３２ａに
埋め込まれた状態で、第１のグランド取出電極２３、第
１の出力取出電極２６および第１の入力取出電極２９に
接続する。

【００２４】第２のグランド取出電極３３、第２の出力
取出電極３４および第２の入力取出電極３５の形成が終
了すると、図７のように、第２のグランド取出電極３
３、第２の出力取出電極３４および第２の入力取出電極
３５が半絶縁性半導体基板２０の一側面に並ぶよう、ダ
イシングラインＤＬ（図中一点鎖線示）に沿って半絶縁
性半導体基板２０を２分割する。このとき、第２のグラ
ンド取出電極３３、第２の出力取出電極３４および第２
の入力取出電極３５は、ダイシングラインＤＬをまたい
だ状態で設けられている。そのため、半絶縁性半導体基
板２０をダイシングラインＤＬに沿って切断すれば、各
マイクロ波集積回路１０１，１０２の基板２０の一側面
に、グランド用切欠部３０、出力用切欠部３１および入
力用切欠部３２、ならびに第２のグランド取出電極３
３、第２の出力取出電極３４および第２の入力取出電極
３５がそれぞれ現れることになる。

【００２５】マイクロ波集積回路１０の製造が終了する
と、マイクロ波半導体装置Ｄの組立工程に投入される。
図８はマイクロ波半導体装置の組立方法を工程順に示す
斜視図である。図８を参照しつつ、上記マイクロ波半導
体装置Ｄの組立方法について説明する。まず、図８
（ａ）のように、スタンピング法あるいはディスペンサ
法により、リードフレームのグランド用リード１１ａ、
出力用リード１１ｂおよび入力用リード１１ｃ上に、例
えばＡｇペースト等の樹脂接着剤を塗布し、この樹脂接
着剤にマイクロ波集積回路１０の半絶縁性半導体基板２
０の側面を下に向けた状態で押し付け仮り止めした後、
加熱して接着剤を効果させる。これにより、マイクロ波
集積回路１０の第２のグランド取出電極３３、第２の出
力取出電極３４および第２の入力取出電極３５が、グラ
ンド用リード１１ａ、出力用リード１１ｂおよび入力用
リード１１ｃに電気的に接続する。なお、マイクロ波集
積回路１０の搭載方法については、Ａｕ−Ｓｉ共晶合金
法等により、マイクロ波集積回路１０をダイボンドして
もよい。

【００２６】次に、図８（ｂ）のように、例えばトラン
スファーモールドあるいはインジェクションモールド法
により、各リード１１ａ，１１ｂ，１１ｃのダイボンド
領域を含む予め定められた領域を、モールド樹脂１２に
より気密に封止する。しかる後、リードカット工程、洗
浄工程等を経てマイクロ波半導体装置Ｄが完成する。上
記図６（ｃ）（ｄ）における第２のグランド取出電極３
３、第２の出力取出電極３４および第２の入力取出電極
３５の形成工程において、リフトオフ法により、第２の
グランド取出電極３３、第２の出力取出電極３４および
第２の入力取出電極３５を形成し、図７の工程で、第２
のグランド取出電極３３、第２の出力取出電極３４およ
び第２の入力取出電極３５が半絶縁性半導体基板２０の
一側面に並ぶようにダイシングすることで、第２のグラ
ンド取出電極３３、第２の出力取出電極３４および第２
の入力取出電極３５の搭載面を、半絶縁性半導体基板２
０の側面と容易に略面一とすることができる。そのた
め、マイクロ波集積回路１０を安定した状態でリードフ
レームの各リード１１ａ，１１ｂ，１１ｃ上に搭載する
ことができる。

【００２７】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で多くの変更または修正
を加え得ることは勿論である。

【００２８】

【発明の効果】以上の説明から明らかな通り、本発明請
求項１のマイクロ波半導体装置によると、マイクロ波集
積回路とリードフレームとの間で、回路配線による容量
が生じさせたり、電波伝搬が起こることもないので、イ
ンダタンスによる高周波特性の劣化が起こらないで済
む。

【００２９】請求項２の製造方法によると、第２の取出
電極の搭載面を半絶縁性半導体基板の側面と容易に略面
一とすることができるため、マイクロ波集積回路を安定
した状態でリードフレーム上に直接搭載することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係るマイクロ波半導体装置
の概略構成を示す斜視図である。

【図２】マイクロ波集積回路の斜視図である。

【図３】同じくその平面図である。

【図４】同じくその側面図である。

【図５】同じくその等価回路図である。

【図６】マイクロ波集積回路の製造方法を工程順に示す
概略縦断側面図である。

【図７】ダイシングラインを示す図である。

【図８】マイクロ波半導体装置の組立方法を工程順に示
す斜視図である。

【図９】従来のボンディングワイヤーを用いたマイクロ
波集積回路の搭載方法を示す斜視図である。

【図１０】従来の半田バンプを用いたマイクロ波集積回
路の搭載方法を示す斜視図である。

【符号の説明】

Ｄ マイクロ波半導体装置 １０，１０１，１０２ マイクロ波集積回路 １１ａ グランド用リード １１ｂ 出力用リード １１ｃ 入力用リード １２ モールド樹脂 ２０ 半絶縁性半導体基板 ２１ ソース ２２ ソース整合回路 ２３ 第１のグランド取出電極 ２４ ドレイン ２５ 出力側整合回路 ２６ 第１の出力取出電極 ２７ ゲート ２８ 入力側整合回路 ２９ 第１の入力取出電極 ３０ グランド用切欠部 ３１ 出力用切欠部 ３２ 入力用切欠部 ３０ａ グランド用スルーホール ３１ａ 出力用スルーホール ３２ａ 入力用スルーホール ３３ 第２のグランド取出電極 ３４ 第２の出力取出電極 ３５ 第２の入力取出電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】リードフレームに搭載された、半絶縁性半
   導体基板に作り込まれたマイクロ波集積回路を含むマイ
   クロ波半導体装置であって、 半絶縁性半導体基板の一方表面において、回路設計に基
   づき、所定の高周波特性を得るように引き回された複数
   の配線パターンにそれぞれ接続する複数の第１の取出電
   極と、 半絶縁性半導体基板の一側面において、互いに所定間隔
   をあけ、各第１の取出電極を含む領域が切り欠かれた複
   数の切欠部と、 各切欠部内に、各第１の取出電極に接続するように埋め
   込まれた複数の第２の取出電極とを含み、 上記各第２の取出電極が、直接リードフレームに搭載さ
   れていることを特徴するマイクロ波半導体装置。
2. 【請求項２】半絶縁性半導体基板の一方表面に、回路設
   計に基づき、所定の高周波特性を得るように引き回され
   た複数の配線パターンに接続する複数の第１の取出電極
   を形成する工程、 半絶縁性半導体基板の一側面に、互いに所定間隔をあ
   け、各第１の取出電極を含む領域を切り欠いて複数の切
   欠部を形成する工程、 前記工程で形成された各切欠部内に、各第１の取出電極
   に接続するように、導電性物質を埋め込み複数の第２の
   取出電極を形成する工程、ならびに前記工程で形成され
   た各第２の取出電極が半絶縁性半導体基板の一側面に並
   ぶように、半絶縁性半導体基板をダイシングする工程を
   含むことを特徴とするマイクロ波半導体装置の製造方
   法。