JPH06224320A - バイポーラ高周波トランジスタ - Google Patents

バイポーラ高周波トランジスタ

Info

Publication number
JPH06224320A
JPH06224320A JP5341327A JP34132793A JPH06224320A JP H06224320 A JPH06224320 A JP H06224320A JP 5341327 A JP5341327 A JP 5341327A JP 34132793 A JP34132793 A JP 34132793A JP H06224320 A JPH06224320 A JP H06224320A
Authority
JP
Japan
Prior art keywords
case
emitter
collector
base
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5341327A
Other languages
English (en)
Other versions
JP3708972B2 (ja
Inventor
Knut Brenndoerfer
ブレンデルフアー クヌート
Jakob Huber
フーバー ヤーコプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH06224320A publication Critical patent/JPH06224320A/ja
Application granted granted Critical
Publication of JP3708972B2 publication Critical patent/JP3708972B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 １ＧＨｚ以上の周波数における高い増幅を可
能にするケース付きバイポーラ高周波トランジスタを提
供する。 【構成】 適当にドープされかつパターンを施され、ベ
ース、コレクタおよびエミッタ接触部を有する、ドープ
されたシリコン基板から成る半導体チップを有し、ケー
スにより包み込まれ、またこれらの接触部がケースのベ
ース、コレクタおよびエミッタ端子と接続されているバ
イポーラ高周波トランジスタにおいて、ベース、コレク
タおよびエミッタ接触部２、３、４が半導体チップ１の
表面に設けられており、半導体チップ１がその下面でケ
ース８の高周波接地として構成されているエミッタ端子
５の上に配置され、エミッタ接触部４が短い間隔でケー
ス８のエミッタ端子５と、またベース接触部３がベース
端子６と、またコレクタ接触部３がコレクタ端子７とそ
れぞれ少なくとも１つのボンディングワイヤ９を介して
互いに接続されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、適当にドープされかつ
パターンを施され、ベース、コレクタおよびエミッタ接
触部を有する、ドープされたシリコン基板から成る半導
体チップを有し、ケースにより包み込まれ、またこれら
の接触部がケースのベース、コレクタおよびエミッタ端
子とそれぞれ接続されているバイポーラ高周波トランジ
スタに関する。
【０００２】
【従来の技術】個別半導体デバイスは特殊な回路用に個
々の性能の最適化を可能にする。それに対して集積回路
ではプロセス技術的な理由から一般に制約を有する妥協
が必要である。特に１ＧＨｚ以上の周波数範囲を開拓し
ている最近の通信および家庭電器エレクトロニクスに対
しては、特殊化された個別トランジスタが集積回路を補
足するものとして不可欠である。
【０００３】能動的な個別デバイスとしては約４ＧＨｚ
までの回路に対してはＳｉ‐ｎｐｎトランジスタが利用
される。より一層高い周波数に対しては特に単極トラン
ジスタまたは電界効果トランジスタの形態のＧａＡｓ基
板上のトランジスタが利用される。しかし、個別シリコ
ントランジスタ、特にガリウム砒素円板よりもはるかに
安価に処理され得るシリコン円板の用途を拡大すること
は大きな経済的関心事である。
【０００４】極めて多種類の個別Ｓｉ高周波トランジス
タが市場に提供されているが、これらはすべて共通の構
成を有する。即ち能動チップのシリコン基板がコレクタ
端子としての役割をする。その際にたとえばチップの下
面にそのコレクタ接触部（メタライジング）を有するｎ
+ ドープされたシリコン基板がケースのコレクタ端子と
接続され、またはこの上に配置されかつ取付けられる。
半導体へのエミッタおよびベース端子は非常に微細な
（≦１μｍ）形でチップの表面上に形成される。その際
にエミッタおよびベース端子はたとえばドープされたエ
ミッタおよびベース領域の上の交叉指状のメタライジン
グパターンの形態で半導体チップの表面に施される。こ
れらのエミッタおよびベース接触部は次いでそれぞれボ
ンディングワイヤを介してケースのエミッタまたはベー
ス端子と接続されている。このようなＳｉチップはたと
えばＳＭＤ（表面取付デバイス）ケースのなかに組み入
れられ、その際にＳｉチップが取付けられるケース端子
がケースのコレクタ端子を画成する。エミッタおよびベ
ースは金線を介してケースの残りの端子にボンディング
される。チップもボンディングワイヤもケースにより保
護されている。
【０００５】このようなデバイスの用途は、商業的に入
手可能なＳｉ高周波トランジスタでは１０ＧＨｚまでに
達する限界周波数ｆT により特徴付けられる。限界周波
数をそれ以上に高めるためには、たとえばより微細なパ
ターンまたはより平坦なドーピングプロフィルによるチ
ップ技術の改善を必要とする。
【０００６】しかし販売品として完成した高周波デバイ
スに対してはシリコンチップの性能だけが重要ではな
い。むしろ１ＧＨｚを越える周波数ではケースが重要な
役割を果たす。ケース、外部でケースに印加されている
インピ−ダンスをチップに印加されているインピ−ダン
スに変換する高周波回路網とみなすべきである。特に長
いボンディングワイヤおよびケース経路長さにより必然
的に生ずるエミッタ分岐内のインダクタンスが外部で得
られる増幅を制限する。
【０００７】ケースの最適化、多重エミッタボンディン
グなどの試みは付随的な改善しかもたらさない。前記の
いわゆるコレクタ接地方式での４０ＧＨｚまたは８ＧＨ
ｚを有する２つのチップの比較は、４０ＧＨｚチップの
はるかに良好な特性がケースにより吸収されることを明
らかに示す。前記の性能データが適当な“オン‐ウェー
ハ”測定方法により証明されているとしても、従来のコ
レクタ接地方式では、ケースに入れられた完成トランジ
スタにおいて所望の高周波特性を達成することは可能で
ない。
【０００８】
【発明が解決しようとする課題】本発明の課題は、１Ｇ
Ｈｚ以上の周波数における高い増幅を可能にするケース
付きバイポーラ高周波トランジスタを提供することにあ
る。
【０００９】
【課題を解決するための手段】この課題は、冒頭に記載
した種類のバイポーラ高周波トランジスタにおいて、本
発明によれば、ベース、コレクタおよびエミッタ接触部
が半導体チップの表面に設けられ、半導体チップがその
下面でケースの高周波接地として構成されているエミッ
タ端子の上に配置され、エミッタ接触部が短い間隔でケ
ースのエミッタ端子と接続され、またベース接触部がベ
ース端子と、またコレクタ接触部がコレクタ端子とそれ
ぞれ少なくとも１つのボンディングワイヤを介して互い
に接続されることにより解決される。
【００１０】半導体チップの上面の上のエミッタ接触部
はその際に、チップがその下面で取付けられているケー
スのエミッタ端子と少なくとも１つのボンディングワイ
ヤを介して接続される。エミッタ接触部とチップのエミ
ッタ端子との間の最短可能な接続を実現するため、エミ
ッタ接触部を半導体チップを貫いてケースのエミッタ端
子と接続することも有利である。そのために適する方法
は、基板を貫通する孔がエッチングされ、この孔が次い
で接続媒体としての適当な金属により満たされるいわゆ
る基板経由技術である。
【００１１】半導体チップのシリコン基板が、エミッタ
端子と接続すべき下面の範囲内でｐドープされていると
有利である。
【００１２】能動半導体チップが、好ましくはプラスチ
ックから成る表面組立可能なケース、いわゆるＳＭＤケ
ースのなかに組み入れられていると有利である。ケース
のエミッタ端子をケースから多重に導き出すことも有利
である。
【００１３】
【発明の効果】本発明により得られる利点は特に、従来
のコレクタ接地方式の代わりにエミッタ接地方式が導入
されることにある。なぜならば、外部の高周波接地を可
能なかぎり直接的にトランジスタの能動的部分に近付
け、またそれによってエミッタを接地することが決定的
に有意義であるからである。この新しい方式によりシリ
コンブロックがエミッタ電位、すなわち高周波接地と接
続され、また半導体チップがケースのエミッタ端子の上
に取付けられる。従ってトランジスタチップのコレクタ
端子は追加的にチップの上面に導き出され、また相応の
ケース端子にボンディングされる。ケース端子へのエミ
ッタの電気的接続は好ましくは可能なかぎり短いボンデ
ィングワイヤを介してチップ上面から下方へまたは基板
を介してエッチングされ金属で満たされた孔を貫いて行
われる。ベース端子は従来の仕方で構成される。チップ
上面のエミッタ接触部は基板と等しい電位にあるので、
エミッタメタライジングの面積は追加的な寄生的キャパ
シタンスなしに増大され得る。従って低いインダクタン
スを有するエミッタの多重ボンディングが可能となる。
【００１４】
【実施例】以下、図面に示されている実施例により本発
明を一層詳細に説明する。
【００１５】図面に示されているバイポーラ高周波トラ
ンジスタは好ましくはｐドープされたシリコン基板から
成る半導体チップ１から成っている。所望の、この実施
例ではフィンガー状のベース接触部２およびエミッタ接
触部４、さらにコレクタ接触部３をその表面の上に実現
するため、その表面に半導体チップ１はそれ自体は公知
の仕方で適当にドープされかつパターンを施されてい
る。その下面、この例ではｐドープされたシリコン基板
で半導体チップ１はケース８のエミッタ端子５の上にた
とえば接着により取付けられている。エミッタ端子５は
高周波接地として構成され、すなわち可能なかぎり低い
インピ−ダンスを有する。これは、エミッタ端子５が可
能なかぎり広いまた外方に可能なかぎり短い寸法にされ
ることにより達成される。さらにケース８のエミッタ端
子５は可能なかぎり導電性を有するべきであろう。たと
えばエミッタ端子５は好ましくは銀メッキまたは金メッ
キされている銅から成っている。半導体チップ１のエミ
ッタ接触部４はケース８のエミッタ端子５と可能なかぎ
り短い間隔で接続されている。図示の実施例ではこの短
い接続はたとえば金から成る２つのボンディングワイヤ
９を介して行われる。半導体チップ１の他の２つのメタ
ライジング部、すなわちコレクタ接触部３およびベース
接触部２もそれぞれボンディングワイヤ９を介してトラ
ンジスタのそのつどのケース端子、すなわちコレクタ端
子７またはベース端子６と接続されている。半導体チッ
プ１およびボンディングワイヤ９並びにトランジスタの
ベース端子６、コレクタ端子７およびエミッタ端子５を
形成するいわゆるリードフレームの内側部分を気密に囲
むケース８がプラスチックから成っていることは好まし
い。ケース８がいわゆるＳＭＤケースであると特に有利
である。このため高周波トランジスタの電気端子５、６
および７の外方に突出する部分は図示されていない適当
な仕方で曲げられている。
【図面の簡単な説明】
【図１】本発明の１つの実施例を示す概略斜視図。
【符号の説明】
１ 半導体チップ ２ ベース接触部 ３ コレクタ接触部 ４ エミッタ接触部 ５ エミッタ端子 ６ ベース端子 ７ コレクタ端子 ８ ケース ９ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 適当にドープされかつパターンを施さ
    れ、ベース、コレクタおよびエミッタ接触部を有する、
    ドープされたシリコン基板から成る半導体チップを有
    し、ケースにより包み込まれ、またこれらの接触部がケ
    ースのベース、コレクタおよびエミッタ端子とそれぞれ
    接続されているバイポーラ高周波トランジスタにおい
    て、ベース、コレクタおよびエミッタ接触部（２、３、
    ４）が半導体チップ（１）の表面に設けられ、半導体チ
    ップ（１）がその下面でケース（８）の高周波接地とし
    て構成されているエミッタ端子（５）の上に配置され、
    エミッタ接触部（４）が短い間隔でケース（８）のエミ
    ッタ端子（５）と接続され、またベース接触部（３）が
    ベース端子（６）と、コレクタ接触部（３）がコレクタ
    端子（７）とそれぞれ少なくとも１つのボンディングワ
    イヤ（９）を介して互いに接続されていることを特徴と
    するバイポーラ高周波トランジスタ。
  2. 【請求項２】 エミッタ接触部（４）がケース（８）の
    エミッタ端子（５）と少なくとも１つのボンディングワ
    イヤ（９）を介して互いに接続されていることを特徴と
    する請求項１記載のバイポーラ高周波トランジスタ。
  3. 【請求項３】 エミッタ接触部（４）が半導体チップ
    （１）を貫いてケース（８）のエミッタ端子（５）と接
    続されていることを特徴とする請求項１記載のバイポー
    ラ高周波トランジスタ。
  4. 【請求項４】 半導体チップ（１）のシリコン基板がｐ
    ドープされていることを特徴とする請求項１ないし３の
    １つに記載のバイポーラ高周波トランジスタ。
  5. 【請求項５】 ケース（８）がＳＭＤケースであること
    を特徴とする請求項１ないし４の１つに記載のバイポー
    ラ高周波トランジスタ。
  6. 【請求項６】 ケース（８）がプラスチックケースであ
    ることを特徴とする請求項１ないし５の１つに記載のバ
    イポーラ高周波トランジスタ。
  7. 【請求項７】 ケース（８）のエミッタ端子（５）がケ
    ース（８）から多重に導かれていることを特徴とする請
    求項１ないし６の１つに記載のバイポーラ高周波トラン
    ジスタ。
JP34132793A 1992-12-18 1993-12-10 バイポーラ高周波トランジスタ Expired - Lifetime JP3708972B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92121628A EP0602278B1 (de) 1992-12-18 1992-12-18 Bipolarer Hochfrequenztransistor
AT92121628.9 1992-12-18

Publications (2)

Publication Number Publication Date
JPH06224320A true JPH06224320A (ja) 1994-08-12
JP3708972B2 JP3708972B2 (ja) 2005-10-19

Family

ID=8210310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34132793A Expired - Lifetime JP3708972B2 (ja) 1992-12-18 1993-12-10 バイポーラ高周波トランジスタ

Country Status (6)

Country Link
US (1) US5406114A (ja)
EP (1) EP0602278B1 (ja)
JP (1) JP3708972B2 (ja)
DE (1) DE59209229D1 (ja)
DK (1) DK0602278T3 (ja)
ES (1) ES2113400T3 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877555A (en) * 1996-12-20 1999-03-02 Ericsson, Inc. Direct contact die attach
DE19960856A1 (de) * 1999-12-16 2001-06-28 Harting Kgaa Steckverbinder
US6414371B1 (en) * 2000-05-30 2002-07-02 International Business Machines Corporation Process and structure for 50+ gigahertz transistor
DE10204403A1 (de) * 2002-02-04 2003-08-21 Infineon Technologies Ag Vorrichtung zur Verbindung eines IC-Anschlusses mit einem Bezugspotential
KR102168333B1 (ko) * 2013-05-16 2020-10-22 내셔날 인스티튜트 오프 에어로스페이스 어소시에이츠 방사선 경화 마이크로전자 칩 패키징 기술

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1914442C3 (de) * 1969-03-21 1978-05-11 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung
CA1056513A (en) * 1975-06-19 1979-06-12 Benjamin J. Sloan (Jr.) Integrated logic circuit and method of fabrication
JPS58152650A (ja) * 1982-03-05 1983-09-10 株式会社日立製作所 ディーゼル電気機関車の通風冷却装置
JPS59152650A (ja) * 1983-02-21 1984-08-31 Mitsubishi Electric Corp 半導体装置
EP0439652A1 (de) * 1990-01-31 1991-08-07 Siemens Aktiengesellschaft Hochfrequenz-SMD-Transistor mit zwei Emitteranschlüssen
JPH04147658A (ja) * 1990-10-09 1992-05-21 Nec Yamagata Ltd 半導体装置

Also Published As

Publication number Publication date
EP0602278A1 (de) 1994-06-22
ES2113400T3 (es) 1998-05-01
DE59209229D1 (de) 1998-04-16
DK0602278T3 (da) 1998-09-28
JP3708972B2 (ja) 2005-10-19
US5406114A (en) 1995-04-11
EP0602278B1 (de) 1998-03-11

Similar Documents

Publication Publication Date Title
CN1211858C (zh) 高频功率晶体管器件
EP1047130B1 (en) Radio frequency semiconductor apparatus
US20080017998A1 (en) Semiconductor component and method of manufacture
CN109585561B (zh) 具有漏极通孔布置的晶体管管芯以及其制造方法
JP2002368157A (ja) モノリシック・マイクロ波集積回路パッケージ
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
US4150393A (en) High frequency semiconductor package
US6953981B1 (en) Semiconductor device with deep substrates contacts
JP3708972B2 (ja) バイポーラ高周波トランジスタ
US5965930A (en) High frequency bipolar transistor and method of forming the same
JPH07263581A (ja) 半導体チップ用合成樹脂製ｓｍｄ容器
US3560808A (en) Plastic encapsulated semiconductor assemblies
US6706967B2 (en) Lead-less semiconductor device with improved electrode pattern structure
KR100447460B1 (ko) 고주파 바이폴라 트랜지스터
US3860397A (en) Lead frame
JPH06260563A (ja) トランジスタ用パッケージ
KR20040081173A (ko) 회로 칩의 단자를 외부 기준 전위에 도전 접속하는 장치
JPS63160238A (ja) 半導体装置
JPH0637101A (ja) 半導体装置およびその製造方法
JPH06140528A (ja) マイクロ波半導体装置およびその製造方法
JPH0129441B2 (ja)
JPH0258852A (ja) 半導体装置
JPH0669245A (ja) 半導体装置
JPH0834285B2 (ja) 半導体装置
JPH09148363A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040227

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040330

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term