JPH06140900A - Ｇｔｏのゲート駆動回路 - Google Patents
Ｇｔｏのゲート駆動回路Info
- Publication number
- JPH06140900A JPH06140900A JP28917592A JP28917592A JPH06140900A JP H06140900 A JPH06140900 A JP H06140900A JP 28917592 A JP28917592 A JP 28917592A JP 28917592 A JP28917592 A JP 28917592A JP H06140900 A JPH06140900 A JP H06140900A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gto
- switching element
- voltage
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】
【目的】ゲート駆動回路の消費電力を増大させることな
くＧＴＯターンオフ直後に生じる再起電圧によるＧＴＯ
主端子の定格オフ電圧の低下および誤点弧を防止する。 【構成】ゲート駆動回路のオフゲート駆動回路５をＧＴ
Ｏ１のカソードＫにその正側端子が接続された電源５１
と、この電源に並列に接続された第１のコンデンサ５２
と、電源５１の負側端子とＧＴＯ１のゲートＧ間に接続
された第１のトランジスタ５４と、この第１の制御回路
５５と、電源５１にダイオード５７を介し並列に接続さ
れた第２のコンデンサ５６と、ダイオード５７と第２の
コンデンサ５６の接続点とＧＴＯ１のゲートＧ間に接続
された第２のトランジスタ５８と、この第２の制御回路
５９とで構成する。
くＧＴＯターンオフ直後に生じる再起電圧によるＧＴＯ
主端子の定格オフ電圧の低下および誤点弧を防止する。 【構成】ゲート駆動回路のオフゲート駆動回路５をＧＴ
Ｏ１のカソードＫにその正側端子が接続された電源５１
と、この電源に並列に接続された第１のコンデンサ５２
と、電源５１の負側端子とＧＴＯ１のゲートＧ間に接続
された第１のトランジスタ５４と、この第１の制御回路
５５と、電源５１にダイオード５７を介し並列に接続さ
れた第２のコンデンサ５６と、ダイオード５７と第２の
コンデンサ５６の接続点とＧＴＯ１のゲートＧ間に接続
された第２のトランジスタ５８と、この第２の制御回路
５９とで構成する。
Description
【０００１】
【産業上の利用分野】本発明は電子装置に広く用いられ
るＧＴＯ（ゲートターンオフサイリスタ）、特にアノー
ドショート形ＧＴＯのゲート駆動回路に関する。
るＧＴＯ（ゲートターンオフサイリスタ）、特にアノー
ドショート形ＧＴＯのゲート駆動回路に関する。
【０００２】
【従来の技術】ＧＴＯはゲートへの正および負の信号に
よりターンオンおよびターンオフが可能なサイリスタで
あり、図５の１に示すように、一般のサイリスタと同様
ＰE ，ＮB ，ＰB ，ＮE の４層構造を有するが、カソー
ド電極とゲート電極の対抗長が長くなるよう構成され、
オン状態においてゲートＧに負のゲート電圧を印加する
とＰB 層中のホールの一部がゲートから吸い出されてタ
ーンオフする。そして許容ターンオフ電流の増大，ター
ンオフ時間の短縮および定格オフ電圧の向上などのため
にアノードＡとＮB 層とを短絡した、所謂アノードショ
ート形の構造を採用したものが多い（図５はこのアノー
ドショート形ＧＴＯを示している）。このＧＴＯは逆方
向の耐圧を殆んど有していないので、サージ電圧などに
よる逆電圧に対する保護用として図５の２に示すように
逆極性並列に還流ダイオード２を接続する。
よりターンオンおよびターンオフが可能なサイリスタで
あり、図５の１に示すように、一般のサイリスタと同様
ＰE ，ＮB ，ＰB ，ＮE の４層構造を有するが、カソー
ド電極とゲート電極の対抗長が長くなるよう構成され、
オン状態においてゲートＧに負のゲート電圧を印加する
とＰB 層中のホールの一部がゲートから吸い出されてタ
ーンオフする。そして許容ターンオフ電流の増大，ター
ンオフ時間の短縮および定格オフ電圧の向上などのため
にアノードＡとＮB 層とを短絡した、所謂アノードショ
ート形の構造を採用したものが多い（図５はこのアノー
ドショート形ＧＴＯを示している）。このＧＴＯは逆方
向の耐圧を殆んど有していないので、サージ電圧などに
よる逆電圧に対する保護用として図５の２に示すように
逆極性並列に還流ダイオード２を接続する。
【０００３】図４は従来のＧＴＯゲート駆動回路の一例
を示す回路図であり、ゲート駆動回路はオンゲート駆動
回路４とオフゲート駆動回路５とで構成される。オンゲ
ート駆動回路４はＧＴＯ１のゲートＧに正のゲート電圧
を出力する回路であり、ＧＴＯ１のカソードＫにその負
側端子が接続された電源４１と、この電源４１に並列に
接続されたコンデンサ４２と、電源４１の正側端子に抵
抗４３を介してそのコレクタが接続されそのエミッタが
ＧＴＯ１のゲートＧに接続されたトランジスタ４４と、
このトランジスタ４４に駆動信号を出力するオン制御回
路４５とからなっている。オフゲート駆動回路５はＧＴ
Ｏ１のゲートＧに負のゲート電圧を出力する回路であ
り、ＧＴＯ１のカソードＫにその正側端子が接続された
電源５１と、この電源５１に並列に接続されたコンデン
サ５２と、電源５１の負側端子にそのエミッタが接続さ
れそのコレクタがＧＴＯ１のゲートＧに接続されたトラ
ンジスタ５４と、トランジスタ５４のコレクタ・エミッ
タ間に接続された抵抗５３と、このトランジスタ５４に
駆動信号を出力するオフ制御回路５５とからなってい
る。
を示す回路図であり、ゲート駆動回路はオンゲート駆動
回路４とオフゲート駆動回路５とで構成される。オンゲ
ート駆動回路４はＧＴＯ１のゲートＧに正のゲート電圧
を出力する回路であり、ＧＴＯ１のカソードＫにその負
側端子が接続された電源４１と、この電源４１に並列に
接続されたコンデンサ４２と、電源４１の正側端子に抵
抗４３を介してそのコレクタが接続されそのエミッタが
ＧＴＯ１のゲートＧに接続されたトランジスタ４４と、
このトランジスタ４４に駆動信号を出力するオン制御回
路４５とからなっている。オフゲート駆動回路５はＧＴ
Ｏ１のゲートＧに負のゲート電圧を出力する回路であ
り、ＧＴＯ１のカソードＫにその正側端子が接続された
電源５１と、この電源５１に並列に接続されたコンデン
サ５２と、電源５１の負側端子にそのエミッタが接続さ
れそのコレクタがＧＴＯ１のゲートＧに接続されたトラ
ンジスタ５４と、トランジスタ５４のコレクタ・エミッ
タ間に接続された抵抗５３と、このトランジスタ５４に
駆動信号を出力するオフ制御回路５５とからなってい
る。
【０００４】このゲート駆動回路の動作は次の通りであ
る。まずオンゲート駆動回路４の動作は制御回路４５か
らの駆動信号によってトランジスタ４４がオンし、この
トランジスタ４４のオンによって電源４１によって充電
されたコンデンサ４２の両端子間電圧がＧＴＯ１のゲー
トＧ・カソードＫ間に正方向に印加され、この正のゲー
ト電圧によってＧＴＯ１はターンオンする。次に、オフ
ゲート駆動回路５の動作は、制御回路５５からの駆動信
号によってトランジスタ５４がオンし、このトランジス
タ５５のオンによって電源５１によって充電されたコン
デンサ５２の両端子間電圧がＧＴＯ１のゲートＧ・カソ
ードＫ間に負方向に印加され、この負のゲート電圧によ
ってＧＴＯ１はターンオフする。ＧＴＯ１がターンオフ
すると制御回路５５からの出力信号は停止しトランジス
タ５４はオフするが、コンデンサ５２の両端子間電圧は
引き続き抵抗５３を通してＧＴＯ１のゲートＧにゲート
逆バイアス電圧として印加され、ＧＴＯ１のオフ状態を
確実に保持するようになっている。
る。まずオンゲート駆動回路４の動作は制御回路４５か
らの駆動信号によってトランジスタ４４がオンし、この
トランジスタ４４のオンによって電源４１によって充電
されたコンデンサ４２の両端子間電圧がＧＴＯ１のゲー
トＧ・カソードＫ間に正方向に印加され、この正のゲー
ト電圧によってＧＴＯ１はターンオンする。次に、オフ
ゲート駆動回路５の動作は、制御回路５５からの駆動信
号によってトランジスタ５４がオンし、このトランジス
タ５５のオンによって電源５１によって充電されたコン
デンサ５２の両端子間電圧がＧＴＯ１のゲートＧ・カソ
ードＫ間に負方向に印加され、この負のゲート電圧によ
ってＧＴＯ１はターンオフする。ＧＴＯ１がターンオフ
すると制御回路５５からの出力信号は停止しトランジス
タ５４はオフするが、コンデンサ５２の両端子間電圧は
引き続き抵抗５３を通してＧＴＯ１のゲートＧにゲート
逆バイアス電圧として印加され、ＧＴＯ１のオフ状態を
確実に保持するようになっている。
【０００５】なお、コンデンサ４２および５２はそれぞ
れ電源４１および５１の出力インピーダンスを下げる働
きをする。
れ電源４１および５１の出力インピーダンスを下げる働
きをする。
【０００６】
【発明が解決しようとする課題】前述のゲート駆動回路
においては、ＧＴＯターンオフ直後に生じる再起電圧に
よって、還流ダイオードに立ち上りの急峻な電流が流
れ、この還流ダイオードの電圧降下が、オフゲート駆動
回路から印加されているゲート逆バイアス電圧より高い
場合、ＧＴＯのＮB 層とＰB 層間の接合Ｊ2 は順バイア
ス状態となり（図５参照）、電流がアノードＡから接合
Ｊ2 ，ゲートＧ，図４に示すオフゲート駆動回路５の抵
抗５３，コンデンサ５２を通しカソードＫに流れる。こ
の電流によって抵抗５３に電圧降下を生じ、この電圧降
下はゲート逆バイアス電圧を打ち消すように働くので、
ＧＴＯに加えられているゲート逆バイアス電圧が低下し
ＧＴＯのオフ電圧の低下および誤点弧（接合Ｊ2 が順バ
イアス状態となることにより接合Ｊ2 近傍にキャリアが
蓄積するため）の原因となる。
においては、ＧＴＯターンオフ直後に生じる再起電圧に
よって、還流ダイオードに立ち上りの急峻な電流が流
れ、この還流ダイオードの電圧降下が、オフゲート駆動
回路から印加されているゲート逆バイアス電圧より高い
場合、ＧＴＯのＮB 層とＰB 層間の接合Ｊ2 は順バイア
ス状態となり（図５参照）、電流がアノードＡから接合
Ｊ2 ，ゲートＧ，図４に示すオフゲート駆動回路５の抵
抗５３，コンデンサ５２を通しカソードＫに流れる。こ
の電流によって抵抗５３に電圧降下を生じ、この電圧降
下はゲート逆バイアス電圧を打ち消すように働くので、
ＧＴＯに加えられているゲート逆バイアス電圧が低下し
ＧＴＯのオフ電圧の低下および誤点弧（接合Ｊ2 が順バ
イアス状態となることにより接合Ｊ2 近傍にキャリアが
蓄積するため）の原因となる。
【０００７】この対策として、図４において、前記抵抗
５３を取り去り、トランジスタ５４をゲート逆バイアス
期間中もオンし、コンデンサ５２の電圧を直接ゲートＧ
に印加する方法が考えられるが、逆バイアス期間中もト
ランジスタ５４をオンすると消費電力が増大する問題が
生じる。本発明の目的はゲート駆動回路の消費電力を増
大することなく、ＧＴＯターンオフ直後の再起電圧によ
って生じるＧＴＯの定格オフ電圧の低下および誤点弧を
防止することにある。
５３を取り去り、トランジスタ５４をゲート逆バイアス
期間中もオンし、コンデンサ５２の電圧を直接ゲートＧ
に印加する方法が考えられるが、逆バイアス期間中もト
ランジスタ５４をオンすると消費電力が増大する問題が
生じる。本発明の目的はゲート駆動回路の消費電力を増
大することなく、ＧＴＯターンオフ直後の再起電圧によ
って生じるＧＴＯの定格オフ電圧の低下および誤点弧を
防止することにある。
【０００８】
【課題を解決するための手段】前述の目的を達成するた
めに本発明のＧＴＯのゲート駆動回路はＧＴＯのゲート
に正のゲート電圧を出力するオンゲート駆動回路と、負
のゲート電圧を出力するオフゲート駆動回路とからな
り、前記オフゲート駆動回路はＧＴＯをターンオフする
負のゲート電圧（以下第１の負のゲート電圧と称する）
と、ＧＴＯのターンオフ後にこのゲートに逆バイアスを
加える前記第１の負のゲート電圧より低い第２の負のゲ
ート電圧とを出力するようにする。そして前記オフゲー
ト駆動回路はＧＴＯのカソードにその正側端子が接続さ
れた電源と、この電源に並列に接続された第１のコンデ
ンサと、前記電源の負側端子と前記ＧＴＯのゲートとの
間に接続された第１のスイッチング素子と、この第１の
スイッチング素子にＧＴＯターンオフの駆動信号を出力
する第１の制御回路と、前記電源にダイオードを介し並
列に接続された第２のコンデンサと、この第２のコンデ
ンサと前記ダイオードとの接続点と前記ＧＴＯのゲート
との間に接続された第２のスイッチング素子と、この第
２のスイッチング素子にゲート逆バイアスの駆動信号を
出力する第２の制御回路とからなるようにする。あるい
は前記オフゲート駆動回路はＧＴＯのカソードにその正
側端子が接続された電源と、この電源に並列に接続され
た第１のコンデンサと、前記電源の負側端子と前記ＧＴ
Ｏのゲートとの間に接続された第１のスイッチング素子
と、この第１のスイッチング素子にＧＴＯターンオフの
駆動信号を出力する第１の制御回路と、前記電源の負側
端子と前記ＧＴＯのゲートとの間に接続され前記第１の
スイッチング素子より容量の小さい第２のスイッチング
素子と、この第２のスイッチング素子にゲート逆バイア
スの駆動信号を出力する第２の制御回路とからなるよう
にする。
めに本発明のＧＴＯのゲート駆動回路はＧＴＯのゲート
に正のゲート電圧を出力するオンゲート駆動回路と、負
のゲート電圧を出力するオフゲート駆動回路とからな
り、前記オフゲート駆動回路はＧＴＯをターンオフする
負のゲート電圧（以下第１の負のゲート電圧と称する）
と、ＧＴＯのターンオフ後にこのゲートに逆バイアスを
加える前記第１の負のゲート電圧より低い第２の負のゲ
ート電圧とを出力するようにする。そして前記オフゲー
ト駆動回路はＧＴＯのカソードにその正側端子が接続さ
れた電源と、この電源に並列に接続された第１のコンデ
ンサと、前記電源の負側端子と前記ＧＴＯのゲートとの
間に接続された第１のスイッチング素子と、この第１の
スイッチング素子にＧＴＯターンオフの駆動信号を出力
する第１の制御回路と、前記電源にダイオードを介し並
列に接続された第２のコンデンサと、この第２のコンデ
ンサと前記ダイオードとの接続点と前記ＧＴＯのゲート
との間に接続された第２のスイッチング素子と、この第
２のスイッチング素子にゲート逆バイアスの駆動信号を
出力する第２の制御回路とからなるようにする。あるい
は前記オフゲート駆動回路はＧＴＯのカソードにその正
側端子が接続された電源と、この電源に並列に接続され
た第１のコンデンサと、前記電源の負側端子と前記ＧＴ
Ｏのゲートとの間に接続された第１のスイッチング素子
と、この第１のスイッチング素子にＧＴＯターンオフの
駆動信号を出力する第１の制御回路と、前記電源の負側
端子と前記ＧＴＯのゲートとの間に接続され前記第１の
スイッチング素子より容量の小さい第２のスイッチング
素子と、この第２のスイッチング素子にゲート逆バイア
スの駆動信号を出力する第２の制御回路とからなるよう
にする。
【０００９】
【作用】本発明のＧＴＯのゲート駆動回路においては、
オフゲート駆動回路はＧＴＯをターンオフする第１の負
のゲート電圧と、ＧＴＯのターンオフ後このＧＴＯのゲ
ートに逆バイアスを加える前記第１の負のゲート電圧よ
り低い第２の負のゲート電圧とを出力するようにしたの
で、ＧＴＯターンオフ後はこの第２の負のゲート電圧に
よって定まるゲート逆バイアスが印加され、ＧＴＯター
ンオフ直後の再起電圧によって還流ダイオードに電流が
流れその電圧降下がゲート逆バイアス電圧以上になって
も、このゲート逆バイアス電圧は変化しないので、ＧＴ
Ｏの定格オフ電圧の低下および誤点弧は防止されるとと
もに、この低い第２の負のゲート電圧によって消費電力
の増大は抑えられる。そしてこのオフゲート駆動回路は
ＧＴＯのカソードにその正側端子が接続された電源と、
この電源に並列に接続された第１のコンデンサと、前記
電源の負側端子と前記ＧＴＯのゲートとの間に接続され
た第１のスイッチング素子と、この第１のスイッチング
素子にＧＴＯターンオフの駆動信号を出力する第１の制
御回路と、前記電源にダイオードを介し並列に接続され
た第２のコンデンサと、この第２のコンデンサと前記ダ
イオードとの接続点と前記ＧＴＯのゲートとの間に接続
された第２のスイッチング素子と、この第２のスイッチ
ング素子にゲート逆バイアスの駆動信号を出力する第２
の制御回路とからなるようにしたので、ＧＴＯターンオ
フ後はＧＴＯをターンオフする第１の負のゲート電圧よ
り前記ダイオードの正方向電圧降下分が低い第２の負の
ゲート電圧をゲート逆バイアスとして印加できる。ある
いはこのオフゲート駆動回路はＧＴＯのカソードにその
正側端子が接続された電源と、この電源に並列に接続さ
れた第１のコンデンサと、前記電源の負側端子と前記Ｇ
ＴＯのゲートとの間に接続された第１のスイッチング素
子と、この第１のスイッチング素子にＧＴＯターンオフ
の駆動信号を出力する第１の制御回路と、前記電源の負
側端子と前記ＧＴＯのゲートとの間に接続され前記第１
のスイッチング素子より容量の小さい第２のスイッチン
グ素子と、この第２のスイッチング素子にゲート逆バイ
アスの駆動信号を出力する第２の制御回路とからなるよ
うにしたので、第２の負のゲート電圧は、第２のスイッ
チング素子の容量が第１のスイッチング素子の容量より
低い分その大きな内部抵抗によって第１の負のゲート電
圧より低くなり、この低い第２の負のゲート電圧をゲー
ト逆バイアスとして印加できる。
オフゲート駆動回路はＧＴＯをターンオフする第１の負
のゲート電圧と、ＧＴＯのターンオフ後このＧＴＯのゲ
ートに逆バイアスを加える前記第１の負のゲート電圧よ
り低い第２の負のゲート電圧とを出力するようにしたの
で、ＧＴＯターンオフ後はこの第２の負のゲート電圧に
よって定まるゲート逆バイアスが印加され、ＧＴＯター
ンオフ直後の再起電圧によって還流ダイオードに電流が
流れその電圧降下がゲート逆バイアス電圧以上になって
も、このゲート逆バイアス電圧は変化しないので、ＧＴ
Ｏの定格オフ電圧の低下および誤点弧は防止されるとと
もに、この低い第２の負のゲート電圧によって消費電力
の増大は抑えられる。そしてこのオフゲート駆動回路は
ＧＴＯのカソードにその正側端子が接続された電源と、
この電源に並列に接続された第１のコンデンサと、前記
電源の負側端子と前記ＧＴＯのゲートとの間に接続され
た第１のスイッチング素子と、この第１のスイッチング
素子にＧＴＯターンオフの駆動信号を出力する第１の制
御回路と、前記電源にダイオードを介し並列に接続され
た第２のコンデンサと、この第２のコンデンサと前記ダ
イオードとの接続点と前記ＧＴＯのゲートとの間に接続
された第２のスイッチング素子と、この第２のスイッチ
ング素子にゲート逆バイアスの駆動信号を出力する第２
の制御回路とからなるようにしたので、ＧＴＯターンオ
フ後はＧＴＯをターンオフする第１の負のゲート電圧よ
り前記ダイオードの正方向電圧降下分が低い第２の負の
ゲート電圧をゲート逆バイアスとして印加できる。ある
いはこのオフゲート駆動回路はＧＴＯのカソードにその
正側端子が接続された電源と、この電源に並列に接続さ
れた第１のコンデンサと、前記電源の負側端子と前記Ｇ
ＴＯのゲートとの間に接続された第１のスイッチング素
子と、この第１のスイッチング素子にＧＴＯターンオフ
の駆動信号を出力する第１の制御回路と、前記電源の負
側端子と前記ＧＴＯのゲートとの間に接続され前記第１
のスイッチング素子より容量の小さい第２のスイッチン
グ素子と、この第２のスイッチング素子にゲート逆バイ
アスの駆動信号を出力する第２の制御回路とからなるよ
うにしたので、第２の負のゲート電圧は、第２のスイッ
チング素子の容量が第１のスイッチング素子の容量より
低い分その大きな内部抵抗によって第１の負のゲート電
圧より低くなり、この低い第２の負のゲート電圧をゲー
ト逆バイアスとして印加できる。
【００１０】
【実施例】図１は本発明のＧＴＯのゲート駆動回路の一
実施例を示す回路図である。図１に示す本発明のＧＴＯ
のゲート駆動回路は図４に示す従来のＧＴＯのゲート駆
動回路のオフゲート駆動回路の回路構成が異なったもの
で、このオフゲート駆動回路５はその正側端子がＧＴＯ
１のカソードＫに接続された電源５１と、この電源５１
に並列に接続された第１のコンデンサ５２と、電源５１
の負側端子にそのエミッタが接続され、ＧＴＯ１のゲー
トＧにそのコレクタが接続されたスイッチング素子とし
ての第１のトランジスタ５４と、この第１のトランジス
タ５４のベースに駆動信号を出力する第１の制御回路５
５と、電源５１にダイオード５７を介し並列に接続され
た第２のコンデンサ５６と、この第２のコンデンサ５６
とダイオード５７の接続点にそのエミッタが接続され、
ＧＴＯ１のゲートＧにそのコレクタが接続されたスイッ
チング素子としての第２のトランジスタ５８と、この第
２のトランジスタ５８のベースに駆動信号を出力する第
２の制御回路５９とからなっている。
実施例を示す回路図である。図１に示す本発明のＧＴＯ
のゲート駆動回路は図４に示す従来のＧＴＯのゲート駆
動回路のオフゲート駆動回路の回路構成が異なったもの
で、このオフゲート駆動回路５はその正側端子がＧＴＯ
１のカソードＫに接続された電源５１と、この電源５１
に並列に接続された第１のコンデンサ５２と、電源５１
の負側端子にそのエミッタが接続され、ＧＴＯ１のゲー
トＧにそのコレクタが接続されたスイッチング素子とし
ての第１のトランジスタ５４と、この第１のトランジス
タ５４のベースに駆動信号を出力する第１の制御回路５
５と、電源５１にダイオード５７を介し並列に接続され
た第２のコンデンサ５６と、この第２のコンデンサ５６
とダイオード５７の接続点にそのエミッタが接続され、
ＧＴＯ１のゲートＧにそのコレクタが接続されたスイッ
チング素子としての第２のトランジスタ５８と、この第
２のトランジスタ５８のベースに駆動信号を出力する第
２の制御回路５９とからなっている。
【００１１】このオフゲート駆動回路の動作を図３に示
す動作波形図を参照して説明する。図３において、図３
（１）は第１の制御回路５５の駆動信号ｆ1 を、図３
（２）は第２の制御回路５９の駆動信号ｆ2 を示す。図
３（１）に示す第１の制御回路５５の駆動信号ｆ1 はＧ
ＴＯ１をターンオフするとき出力され、その出力期間Ｔ
1 はＧＴＯ１のターンオフ時間とテール時間をカバーす
るよう設定される。この駆動信号ｆ1 によってＧＴＯ１
のゲートＧには第１のコンデンサ５２の両端子間電圧か
らトランジスタ５４の正方向電圧降下を差し引いた電圧
が負方向に印加され、この負のゲート電圧（以下第１の
負のゲート電圧と称する）によって、ＧＴＯ１はターン
オフする。第１の制御回路５５の駆動信号ｆ1 が停止す
ると同時に、図３（２）に示すように第２の制御回路５
９の駆動信号ｆ2 が出力され、その出力期間Ｔ2 はＧＴ
Ｏ１のオフ期間の間継続するように設定される。この駆
動信号ｆ2 によってＧＴＯ１のゲートＧには第２のコン
デンサ５６の両端子間電圧からトランジスタ５８の正方
向電圧降下を差し引いた電圧が負方向に印加され、この
負のゲート電圧（以下第２の負のゲート電圧と称する）
がゲート逆バイアス電圧となる。この第２のコンデンサ
５６の両端子間電圧は、第１のコンデンサ５２の両端子
間電圧よりダイオード５７の電圧降下分低い値であり、
このダイオード５７の直列個数を調整することにより第
２のコンデンサ５６の両端子間電圧を第１のコンデンサ
５２の両端子間電圧より任意に下げることができる。図
３（３）はＧＴＯ１のオフゲート期間を示し、オフゲー
ト期間Ｔ3 はＴ1 ＋Ｔ2 となる。
す動作波形図を参照して説明する。図３において、図３
（１）は第１の制御回路５５の駆動信号ｆ1 を、図３
（２）は第２の制御回路５９の駆動信号ｆ2 を示す。図
３（１）に示す第１の制御回路５５の駆動信号ｆ1 はＧ
ＴＯ１をターンオフするとき出力され、その出力期間Ｔ
1 はＧＴＯ１のターンオフ時間とテール時間をカバーす
るよう設定される。この駆動信号ｆ1 によってＧＴＯ１
のゲートＧには第１のコンデンサ５２の両端子間電圧か
らトランジスタ５４の正方向電圧降下を差し引いた電圧
が負方向に印加され、この負のゲート電圧（以下第１の
負のゲート電圧と称する）によって、ＧＴＯ１はターン
オフする。第１の制御回路５５の駆動信号ｆ1 が停止す
ると同時に、図３（２）に示すように第２の制御回路５
９の駆動信号ｆ2 が出力され、その出力期間Ｔ2 はＧＴ
Ｏ１のオフ期間の間継続するように設定される。この駆
動信号ｆ2 によってＧＴＯ１のゲートＧには第２のコン
デンサ５６の両端子間電圧からトランジスタ５８の正方
向電圧降下を差し引いた電圧が負方向に印加され、この
負のゲート電圧（以下第２の負のゲート電圧と称する）
がゲート逆バイアス電圧となる。この第２のコンデンサ
５６の両端子間電圧は、第１のコンデンサ５２の両端子
間電圧よりダイオード５７の電圧降下分低い値であり、
このダイオード５７の直列個数を調整することにより第
２のコンデンサ５６の両端子間電圧を第１のコンデンサ
５２の両端子間電圧より任意に下げることができる。図
３（３）はＧＴＯ１のオフゲート期間を示し、オフゲー
ト期間Ｔ3 はＴ1 ＋Ｔ2 となる。
【００１２】ここで、第２のコンデンサ５６および第２
のトランジスタ５８は第２の負のゲート電圧が第１の負
のゲート電圧より低いことから第１のコンデンサ５２お
よび第１のトランジスタ５４に比して、それぞれその容
量を、例えば１／２程度に低減することができ、消費電
力の増大は抑えられる。図２は本発明のＧＴＯのゲート
駆動回路の異なる実施例を示す回路図である。図２は図
１において、第２のコンデンサ５６およびダイオード５
７が取り去られ、第２のトランジスタ５８のエミッタは
電源５１の負側端子に接続され、かつこの第２のトラン
ジスタ５８の容量は第１のトランジスタ５４の容量より
小さく設定されたものである。
のトランジスタ５８は第２の負のゲート電圧が第１の負
のゲート電圧より低いことから第１のコンデンサ５２お
よび第１のトランジスタ５４に比して、それぞれその容
量を、例えば１／２程度に低減することができ、消費電
力の増大は抑えられる。図２は本発明のＧＴＯのゲート
駆動回路の異なる実施例を示す回路図である。図２は図
１において、第２のコンデンサ５６およびダイオード５
７が取り去られ、第２のトランジスタ５８のエミッタは
電源５１の負側端子に接続され、かつこの第２のトラン
ジスタ５８の容量は第１のトランジスタ５４の容量より
小さく設定されたものである。
【００１３】このオフゲート駆動回路の動作は、図１に
示す実施例と同様であるが、第２の負のゲート電圧は、
第２のトランジスタ５８の容量が第１のトランジスタ５
４の容量より低い分その大きな内部抵抗によって第１の
負のゲート電圧より低くなり、この低い第２の負のゲー
ト電圧がゲート逆バイアスとして印加される。なお、図
２に示す実施例は回路部品が図１の実施例より削減され
る。
示す実施例と同様であるが、第２の負のゲート電圧は、
第２のトランジスタ５８の容量が第１のトランジスタ５
４の容量より低い分その大きな内部抵抗によって第１の
負のゲート電圧より低くなり、この低い第２の負のゲー
ト電圧がゲート逆バイアスとして印加される。なお、図
２に示す実施例は回路部品が図１の実施例より削減され
る。
【００１４】
【発明の効果】本発明のＧＴＯのゲート駆動回路におい
ては、オフゲート駆動回路はＧＴＯをターンオフする第
１の負のゲート電圧と、ＧＴＯのターンオフ後このＧＴ
Ｏのゲートに逆バイアスを加える前記第１の負のゲート
電圧により低い第２の負のゲート電圧とを出力するよう
にしたので、ＧＴＯターンオフ後はこの第２の負のゲー
ト電圧によって定まるゲート逆バイアスが印加され、Ｇ
ＴＯターンオフ直後の再起電圧によって還流ダイオード
に電流が流れその電圧降下がゲート逆バイアス電圧以上
になっても、このゲート逆バイアス電圧は変化しないの
で、ＧＴＯの定格オフ電圧の低下および誤点弧は防止さ
れるとともに、この低い第２の負のゲート電圧によって
消費電力の増大は抑えられるので、低消費電力で信頼性
の高いＧＴＯのゲート駆動回路が得られる。
ては、オフゲート駆動回路はＧＴＯをターンオフする第
１の負のゲート電圧と、ＧＴＯのターンオフ後このＧＴ
Ｏのゲートに逆バイアスを加える前記第１の負のゲート
電圧により低い第２の負のゲート電圧とを出力するよう
にしたので、ＧＴＯターンオフ後はこの第２の負のゲー
ト電圧によって定まるゲート逆バイアスが印加され、Ｇ
ＴＯターンオフ直後の再起電圧によって還流ダイオード
に電流が流れその電圧降下がゲート逆バイアス電圧以上
になっても、このゲート逆バイアス電圧は変化しないの
で、ＧＴＯの定格オフ電圧の低下および誤点弧は防止さ
れるとともに、この低い第２の負のゲート電圧によって
消費電力の増大は抑えられるので、低消費電力で信頼性
の高いＧＴＯのゲート駆動回路が得られる。
【図１】本発明のＧＴＯの駆動回路の一実施例を示す回
路図
路図
【図２】本発明のＧＴＯの駆動回路の異なる実施例を示
す回路図
す回路図
【図３】図１に示す本発明のＧＴＯの駆動回路の動作波
形図
形図
【図４】従来のＧＴＯの駆動回路の一例を示す回路図
【図５】通常のアノードショート形ＧＴＯを示す一部断
面構造を含む系統図
面構造を含む系統図
１ ＧＴＯ ２ 還流ダイオード ４ オンゲート駆動回路 ５ オフゲート駆動回路 ５１ 電源 ５２ コンデンサ（第１の） ５４ トランジスタ（第１の） ５５ 制御回路（第１の） ５６ コンデンサ（第２の） ５７ ダイオード ５８ トランジスタ（第２の） ５９ 制御回路（第２の）
Claims (3)
- 【請求項１】還流ダイオードが逆極性並列に接続された
アノードショート形ＧＴＯのゲート駆動回路であって、
前記ＧＴＯのゲートに正のゲート電圧を出力するオンゲ
ート駆動回路と、負のゲート電圧を出力するオフゲート
駆動回路とからなり、前記オフゲート駆動回路はＧＴＯ
をターンオフする負のゲート電圧（以下第１の負のゲー
ト電圧と称する）と、ＧＴＯのターンオフ後にこのゲー
トに逆バイアスを加える前記第１の負のゲート電圧より
低い第２の負のゲート電圧とを出力することを特徴とす
るＧＴＯのゲート駆動回路。 - 【請求項２】請求項１記載のものにおいて、オフゲート
駆動回路はＧＴＯのカソードにその正側端子が接続され
た電源と、この電源に並列に接続された第１のコンデン
サと、前記電源の負側端子と前記ＧＴＯのゲートとの間
に接続された第１のスイッチング素子と、この第１のス
イッチング素子にＧＴＯターンオフの駆動信号を出力す
る第１の制御回路と、前記電源にダイオードを介し並列
に接続された第２のコンデンサと、この第２のコンデン
サと前記ダイオードとの接続点と前記ＧＴＯのゲートと
の間に接続された第２のスイッチング素子と、この第２
のスイッチング素子にゲート逆バイアスの駆動信号を出
力する第２の制御回路とからなることを特徴とするＧＴ
Ｏのゲート駆動回路。 - 【請求項３】請求項１記載のものにおいて、オフゲート
駆動回路はＧＴＯのカソードにその正側端子が接続され
た電源と、この電源に並列に接続された第１のコンデン
サと、前記電源の負側端子と前記ＧＴＯのゲートとの間
に接続された第１のスイッチング素子と、この第１のス
イッチング素子にＧＴＯターンオフの駆動信号を出力す
る第１の制御回路と、前記電源の負側端子と前記ＧＴＯ
のゲートとの間に接続され前記第１のスイッチング素子
より容量の小さい第２のスイッチング素子と、この第２
のスイッチング素子にゲート逆バイアスの駆動信号を出
力する第２の制御回路とからなることを特徴とするＧＴ
Ｏのゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28917592A JPH06140900A (ja) | 1992-10-28 | 1992-10-28 | Ｇｔｏのゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28917592A JPH06140900A (ja) | 1992-10-28 | 1992-10-28 | Ｇｔｏのゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140900A true JPH06140900A (ja) | 1994-05-20 |
Family
ID=17739742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28917592A Pending JPH06140900A (ja) | 1992-10-28 | 1992-10-28 | Ｇｔｏのゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140900A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012039174A1 (ja) * | 2010-09-21 | 2012-03-29 | 三菱電機株式会社 | 半導体スイッチング素子のゲート駆動回路 |
-
1992
- 1992-10-28 JP JP28917592A patent/JPH06140900A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012039174A1 (ja) * | 2010-09-21 | 2012-03-29 | 三菱電機株式会社 | 半導体スイッチング素子のゲート駆動回路 |
| JP5400968B2 (ja) * | 2010-09-21 | 2014-01-29 | 三菱電機株式会社 | 半導体スイッチング素子のゲート駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745311A (en) | Solid-state relay | |
| US5077651A (en) | Snubber circuit of power converter | |
| US6807071B1 (en) | Transformer isolated driver | |
| US4378586A (en) | Protective circuitry for semiconductor switches | |
| JP3762491B2 (ja) | 高電圧駆動回路 | |
| JPH0414806B2 (ja) | ||
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| EP0244907B1 (en) | Switched voltage converter | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| JP3602011B2 (ja) | 制御回路 | |
| JPS60230716A (ja) | 電子スイツチ | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| JPS63272221A (ja) | 誘導負荷を駆動するパワースイッチングトランジスタを通る一時的な電流再循環回路 | |
| JPH06140900A (ja) | Ｇｔｏのゲート駆動回路 | |
| JPH05206748A (ja) | 電界効果トランジスタのための保護回路 | |
| US4739199A (en) | High switching speed semiconductor device | |
| JPS6149909B2 (ja) | ||
| JP2709208B2 (ja) | 光サイリスタの電圧検出装置 | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| JP2682019B2 (ja) | スナッバ回路 | |
| JPH06244702A (ja) | 静電誘導サイリスタの駆動回路 | |
| JPS591062B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 | |
| WO2024252732A1 (ja) | 上アーム駆動回路 | |
| JPH05276000A (ja) | パワーデバイスの駆動回路 |