JPH06149764A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH06149764A JPH06149764A JP4297548A JP29754892A JPH06149764A JP H06149764 A JPH06149764 A JP H06149764A JP 4297548 A JP4297548 A JP 4297548A JP 29754892 A JP29754892 A JP 29754892A JP H06149764 A JPH06149764 A JP H06149764A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- central control
- write operation
- main memory
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】２重化構成された情報処理装置において、自系
と他系の主記憶装置の内容が異なる非同期モード時に、
自系中央制御装置から他系主記憶装置へのデータ書込み
を高速化する。 【構成】自系中央制御処理装置１０から他系主記憶装置
２１との間のデータの読出し／書込みを行うバス４０
と、自系中央制御処理装置１０から他系主記憶装置２１
への書込み時にのみ使用する書込み専用バス５０とにデ
ータを交互に乗せて書き込む。
と他系の主記憶装置の内容が異なる非同期モード時に、
自系中央制御装置から他系主記憶装置へのデータ書込み
を高速化する。 【構成】自系中央制御処理装置１０から他系主記憶装置
２１との間のデータの読出し／書込みを行うバス４０
と、自系中央制御処理装置１０から他系主記憶装置２１
への書込み時にのみ使用する書込み専用バス５０とにデ
ータを交互に乗せて書き込む。
Description
【０００１】
【産業上の利用分野】本発明は中央制御処理装置と主記
憶装置とが２重化構成された情報処理装置に関する。
憶装置とが２重化構成された情報処理装置に関する。
【０００２】
【従来の技術】図１は一般的な情報処理装置の一例を示
すブロック図である。図１に示すように本例の情報処理
装置は、自系中央制御処理装置１０と、自系主記憶装置
２０と、自系中央制御処理装置１０と自系主記憶装置２
０とを接続してデータの読出し動作／書込み動作を行う
バス３０と、自系中央制御処理装置１０と他系主記憶装
置２１とを接続してデータの読出し動作／書込み動作を
行うバス４０と、自系中央制御処理装置１０から他系主
記憶装置２１への書込み時にのみ使用する書込み専用バ
ス５０と、他系中央制御処理装置１１と、他系主記憶装
置２１と、他系中央制御処理装置１１と他系主記憶装置
２１とを接続してデータの読出し動作／書込み動作を行
うバス３１と、他系中央制御処理装置１１と自系主記憶
装置２０とを接続してデータの読出し／書込み動作を行
うバス４１と、他系中央制御処理装置１１から自系主記
憶装置２０への書込み時にのみ使用する書込み専用バス
５１とで構成されている。
すブロック図である。図１に示すように本例の情報処理
装置は、自系中央制御処理装置１０と、自系主記憶装置
２０と、自系中央制御処理装置１０と自系主記憶装置２
０とを接続してデータの読出し動作／書込み動作を行う
バス３０と、自系中央制御処理装置１０と他系主記憶装
置２１とを接続してデータの読出し動作／書込み動作を
行うバス４０と、自系中央制御処理装置１０から他系主
記憶装置２１への書込み時にのみ使用する書込み専用バ
ス５０と、他系中央制御処理装置１１と、他系主記憶装
置２１と、他系中央制御処理装置１１と他系主記憶装置
２１とを接続してデータの読出し動作／書込み動作を行
うバス３１と、他系中央制御処理装置１１と自系主記憶
装置２０とを接続してデータの読出し／書込み動作を行
うバス４１と、他系中央制御処理装置１１から自系主記
憶装置２０への書込み時にのみ使用する書込み専用バス
５１とで構成されている。
【０００３】図３は図１における従来の動作手順を説明
するための図である。図１に示す構成において、自系主
記憶装置２０と他系主記憶装置２１のデータが異なる非
同期モード時に、自系中央制御処理装置１０と他系主記
憶装置２１とのデータの読出し動作／書込み動作手順が
「読出し動作６１→初めの書込み動作７１→次の書込み
動作７２」の順序で行われるときに、自系中央制御処理
装置１０と他系主記憶装置２１間のデータの読出し動作
／書込み動作を行うバス４０を読出し動作専用のバスと
して使用し、自系中央制御処理装置１０から他系主記憶
装置２１への書込み時にのみ使用する書込み専用バス５
０を書込み動作専用のバスとして使用していた。
するための図である。図１に示す構成において、自系主
記憶装置２０と他系主記憶装置２１のデータが異なる非
同期モード時に、自系中央制御処理装置１０と他系主記
憶装置２１とのデータの読出し動作／書込み動作手順が
「読出し動作６１→初めの書込み動作７１→次の書込み
動作７２」の順序で行われるときに、自系中央制御処理
装置１０と他系主記憶装置２１間のデータの読出し動作
／書込み動作を行うバス４０を読出し動作専用のバスと
して使用し、自系中央制御処理装置１０から他系主記憶
装置２１への書込み時にのみ使用する書込み専用バス５
０を書込み動作専用のバスとして使用していた。
【０００４】そのため、図３に示すように、初めの書込
み動作７１→次の書込み動作７２の動作順序の時に、初
めの書込み動作７１が終了しないと次の書込み動作７２
に移ることができなかった。
み動作７１→次の書込み動作７２の動作順序の時に、初
めの書込み動作７１が終了しないと次の書込み動作７２
に移ることができなかった。
【０００５】
【発明が解決しようとする課題】この従来の２重化構成
された情報処理装置では、自系主記憶装置と他系主記憶
装置のデータが異なる非同期モード時の自系中央制御処
理装置から他系主記憶装置への連続書込み動作において
は、初めの書込み動作が終了しないと次の書込み動作に
移ることができないので、処理能力が低下するという問
題点があった。
された情報処理装置では、自系主記憶装置と他系主記憶
装置のデータが異なる非同期モード時の自系中央制御処
理装置から他系主記憶装置への連続書込み動作において
は、初めの書込み動作が終了しないと次の書込み動作に
移ることができないので、処理能力が低下するという問
題点があった。
【０００６】
【課題を解決するための手段】本発明の情報処理装置
は、２重化構成になっている自系，他系中央制御処理装
置および自系，他系主記憶装置と、前記自系中央制御処
理装置が前記自系主記憶装置と接続されてデータの読出
し動作／書込み動作を行う第１のバスと、前記自系中央
制御処理装置が前記他系主記憶装置とデータ読出し動作
／書込み動作を行う第２のバスと、前記自系中央制御処
理装置から前記他系主記憶装置へのデータの書込み動作
時にのみ使用する書込み専用バスとを有する情報処理装
置において、両系の前記主記憶装置の一致しない非同期
モード時に前記自系中央制御処理装置と前記他系主記憶
装置との間の動作手順が読出し動作→書込み動作→書込
み動作の順に行われたとき、前記第２のバス→前記書込
み専用バス→前記第２のバスの順序で使用することを特
徴とする。
は、２重化構成になっている自系，他系中央制御処理装
置および自系，他系主記憶装置と、前記自系中央制御処
理装置が前記自系主記憶装置と接続されてデータの読出
し動作／書込み動作を行う第１のバスと、前記自系中央
制御処理装置が前記他系主記憶装置とデータ読出し動作
／書込み動作を行う第２のバスと、前記自系中央制御処
理装置から前記他系主記憶装置へのデータの書込み動作
時にのみ使用する書込み専用バスとを有する情報処理装
置において、両系の前記主記憶装置の一致しない非同期
モード時に前記自系中央制御処理装置と前記他系主記憶
装置との間の動作手順が読出し動作→書込み動作→書込
み動作の順に行われたとき、前記第２のバス→前記書込
み専用バス→前記第２のバスの順序で使用することを特
徴とする。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１において、本発明の実施例の２重化構成された
情報処理装置では、自系中央制御処理装置１０は自系主
記憶装置２０との間はデータの読出し動作／書込み動作
を行うバス３０で接続されるとともに、クロック同期し
ていない他系主記憶装置２１との間はデータの読出し動
作／書込み動作を行うバス４０で接続され、また書込み
専用バス５０は自系中央制御処理装置１０から他系主記
憶装置２１へのライト時にのみ使用される。
る。図１において、本発明の実施例の２重化構成された
情報処理装置では、自系中央制御処理装置１０は自系主
記憶装置２０との間はデータの読出し動作／書込み動作
を行うバス３０で接続されるとともに、クロック同期し
ていない他系主記憶装置２１との間はデータの読出し動
作／書込み動作を行うバス４０で接続され、また書込み
専用バス５０は自系中央制御処理装置１０から他系主記
憶装置２１へのライト時にのみ使用される。
【０００８】続いて本実施例の動作について図２を併用
して説明する。図２は図１における本発明の一実施例の
動作手順を説明するための図である。
して説明する。図２は図１における本発明の一実施例の
動作手順を説明するための図である。
【０００９】図１に示す構成において、自系主記憶装置
２０と他系主記憶装置２１のデータが異なる非同期モー
ド時に、自系中央制御処理装置１０と他系主記憶装置２
１を接続してデータの読出し動作／書込み動作を行うバ
ス４０を読出し動作専用ではなく書込み動作も行うバス
として使用する。
２０と他系主記憶装置２１のデータが異なる非同期モー
ド時に、自系中央制御処理装置１０と他系主記憶装置２
１を接続してデータの読出し動作／書込み動作を行うバ
ス４０を読出し動作専用ではなく書込み動作も行うバス
として使用する。
【００１０】そして、自系中央制御処理装置１０と他系
主記憶装置２１間のデータ読出し動作／書込み動作を
「読出し動作６２→初めの書込み動作７３→次の書込み
動作７４」の順序で行うときに、自系中央制御処理装置
１０と他系主記憶装置２１とを接続してデータの読出し
動作／書込み動作を行うバス４０→自系中央制御処理装
置１０から他系主記憶装置２１への書込み時にのみ使用
する書込み専用バス５０→自系中央制御処理装置１０と
他系主記憶装置２１とを接続してデータの読出し動作／
書込み動作を行うバス４０の順序で使用する。
主記憶装置２１間のデータ読出し動作／書込み動作を
「読出し動作６２→初めの書込み動作７３→次の書込み
動作７４」の順序で行うときに、自系中央制御処理装置
１０と他系主記憶装置２１とを接続してデータの読出し
動作／書込み動作を行うバス４０→自系中央制御処理装
置１０から他系主記憶装置２１への書込み時にのみ使用
する書込み専用バス５０→自系中央制御処理装置１０と
他系主記憶装置２１とを接続してデータの読出し動作／
書込み動作を行うバス４０の順序で使用する。
【００１１】なお、他系中央制御処理装置１１と自系主
記憶装置２０との間でデータ読出し動作／書込み動作を
行う際も、同様に他系中央制御処理装置１１と自系主記
憶装置２０とを接続してデータの読出し動作／書込み動
作を行うバス４１→他系中央制御処理装置１１から自系
主記憶装置２０への書込み時にのみ使用する書込み専用
バス５１→他系中央制御処理装置１１と自系主記憶装置
２０とを接続してデータの読出し動作／書込み動作を行
うバス４１の順序で使用する。
記憶装置２０との間でデータ読出し動作／書込み動作を
行う際も、同様に他系中央制御処理装置１１と自系主記
憶装置２０とを接続してデータの読出し動作／書込み動
作を行うバス４１→他系中央制御処理装置１１から自系
主記憶装置２０への書込み時にのみ使用する書込み専用
バス５１→他系中央制御処理装置１１と自系主記憶装置
２０とを接続してデータの読出し動作／書込み動作を行
うバス４１の順序で使用する。
【００１２】本実施例の動作によれば、図２に示すよう
に初めの書込み動作が終了しなくても、もう片方の空い
ているバスを使用することで次の書込み動作に移ること
ができるので、データの読出し動作／書込み動作の時間
Ｔ２が従来例における時間Ｔ１（図３に図示）よりも時
間Ｔ３だけ短くなり早く終了する。
に初めの書込み動作が終了しなくても、もう片方の空い
ているバスを使用することで次の書込み動作に移ること
ができるので、データの読出し動作／書込み動作の時間
Ｔ２が従来例における時間Ｔ１（図３に図示）よりも時
間Ｔ３だけ短くなり早く終了する。
【００１３】
【発明の効果】以上説明したように本発明は、自系主記
憶装置と他系主記憶装置のデータが異なる非同期モード
時における自系中央制御処理装置と他系主記憶装置との
間のデータの読出し動作／書込み動作を「読出し動作→
初めの書込み動作→次の書込み動作」の順番で行うとき
に、初めの書込み動作に影響されずに、次の書込み動作
に移ることができるので、処理能力の向上を図れるとい
う効果を有する。
憶装置と他系主記憶装置のデータが異なる非同期モード
時における自系中央制御処理装置と他系主記憶装置との
間のデータの読出し動作／書込み動作を「読出し動作→
初めの書込み動作→次の書込み動作」の順番で行うとき
に、初めの書込み動作に影響されずに、次の書込み動作
に移ることができるので、処理能力の向上を図れるとい
う効果を有する。
【図１】一般的な情報処理装置の一例を示すブロック図
である。
である。
【図２】図１における本発明の一実施例の動作手順を説
明するための図である。
明するための図である。
【図３】図１における従来の動作手順を説明するための
図である。
図である。
１０ 自系中央制御処理装置 １１ 他系中央制御処理装置 ２０ 自系主記憶装置 ２１ 他系主記憶装置 ３０ 自系中央制御処理装置と自系主記憶装置とのデ
ータの読出し動作／書込み動作を行うバス ３１ 他系中央制御処理装置と他系主記憶装置とのデ
ータの読出し動作／書込み動作を行うバス ４０ 自系中央制御処理装置と他系主記憶装置とのデ
ータの読出し動作／書込み動作を行うバス ３１ 他系中央制御処理装置と自系主記憶装置とのデ
ータの読出し動作／書込み動作を行うバス ５０ 自系中央制御処理装置から他系主記憶装置への
ライト動作時にのみ使用する書込み専用バス ５１ 他系中央制御処理装置から自系主記憶装置への
ライト動作時にのみ使用する書込み専用バス ６１，６２ 読出し動作 ７１，７３ 初めの書込み動作 ７２，７４ 次の書込み動作
ータの読出し動作／書込み動作を行うバス ３１ 他系中央制御処理装置と他系主記憶装置とのデ
ータの読出し動作／書込み動作を行うバス ４０ 自系中央制御処理装置と他系主記憶装置とのデ
ータの読出し動作／書込み動作を行うバス ３１ 他系中央制御処理装置と自系主記憶装置とのデ
ータの読出し動作／書込み動作を行うバス ５０ 自系中央制御処理装置から他系主記憶装置への
ライト動作時にのみ使用する書込み専用バス ５１ 他系中央制御処理装置から自系主記憶装置への
ライト動作時にのみ使用する書込み専用バス ６１，６２ 読出し動作 ７１，７３ 初めの書込み動作 ７２，７４ 次の書込み動作
Claims (1)
- 【請求項１】 ２重化構成になっている自系，他系中央
制御処理装置および自系，他系主記憶装置と、前記自系
中央制御処理装置が前記自系主記憶装置と接続されてデ
ータの読出し動作／書込み動作を行う第１のバスと、前
記自系中央制御処理装置が前記他系主記憶装置とデータ
読出し動作／書込み動作を行う第２のバスと、前記自系
中央制御処理装置から前記他系主記憶装置へのデータの
書込み動作時にのみ使用する書込み専用バスとを有する
情報処理装置において、両系の前記主記憶装置の一致し
ない非同期モード時に前記自系中央制御処理装置と前記
他系主記憶装置との間の動作手順が読出し動作→書込み
動作→書込み動作の順に行われたとき、前記第２のバス
→前記書込み専用バス→前記第２のバスの順序で使用す
ることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4297548A JP2888062B2 (ja) | 1992-11-09 | 1992-11-09 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4297548A JP2888062B2 (ja) | 1992-11-09 | 1992-11-09 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06149764A true JPH06149764A (ja) | 1994-05-31 |
| JP2888062B2 JP2888062B2 (ja) | 1999-05-10 |
Family
ID=17847971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4297548A Expired - Lifetime JP2888062B2 (ja) | 1992-11-09 | 1992-11-09 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2888062B2 (ja) |
-
1992
- 1992-11-09 JP JP4297548A patent/JP2888062B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2888062B2 (ja) | 1999-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| JPH06149764A (ja) | 情報処理装置 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| JPH0656604B2 (ja) | 情報処理装置 | |
| JPS62262170A (ja) | デ−タ転送方式 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH0512222A (ja) | 情報処理装置 | |
| JPH05298248A (ja) | データ転送制御方式 | |
| JPH0370816B2 (ja) | ||
| JPH04130917A (ja) | 電子ディスク装置 | |
| JPS59226956A (ja) | デ−タ制御システム | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPS58121200A (ja) | デ−タバツフア診断方式 | |
| JPH07295946A (ja) | 情報処理装置及びそのデータ転送方法 | |
| JPS61285566A (ja) | 入出力制御装置 | |
| JPS6298452A (ja) | 周辺記憶制御装置 | |
| JPH02299014A (ja) | データコピー／比較方式 | |
| JPH03245219A (ja) | 電子ディスクサブシステム | |
| JPH08185370A (ja) | マイクロ・プロセッサ制御装置 | |
| JPS58101358A (ja) | メモリ制御方式 | |
| JPH0362218A (ja) | 電子ディスクサブシステム | |
| JPH07105347A (ja) | イメージデータ高速処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |