JPH06152546A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH06152546A JPH06152546A JP29942192A JP29942192A JPH06152546A JP H06152546 A JPH06152546 A JP H06152546A JP 29942192 A JP29942192 A JP 29942192A JP 29942192 A JP29942192 A JP 29942192A JP H06152546 A JPH06152546 A JP H06152546A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- frame
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 abstract description 17
- 238000005070 sampling Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 235000019800 disodium phosphate Nutrition 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】マイクロプロセッサのデータ出力回路におい
て、データの出力処理による符号の復号処理の中断をな
くすこと。 【構成】シリアルで出力する音声データをメモリ１２に
蓄積しておいて、このメモリ１２に格納されている１フ
レーム分の音声データ全ての出力が終わると、割り込み
信号１９を制御回路１８を設ける。
て、データの出力処理による符号の復号処理の中断をな
くすこと。 【構成】シリアルで出力する音声データをメモリ１２に
蓄積しておいて、このメモリ１２に格納されている１フ
レーム分の音声データ全ての出力が終わると、割り込み
信号１９を制御回路１８を設ける。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサに関
し、特にシリアルで出力するデータを送信するためのデ
ータ出力回路に関する。
し、特にシリアルで出力するデータを送信するためのデ
ータ出力回路に関する。
【０００２】
【従来の技術】近年のＬＳＩ関連技術の進歩にはめざま
しいものがあり、マイクロプロセッサ特にディジタル信
号処理プロセッサ（以下、ＤＳＰと称す）の高速化およ
び高性能化は音声圧縮技術の進歩をもたらした。初期の
音声圧縮技術は、波形符号化で代表されるように、サン
プリングされたひとつの音声データに対してひとつの符
号を出力する方式が主流であった。
しいものがあり、マイクロプロセッサ特にディジタル信
号処理プロセッサ（以下、ＤＳＰと称す）の高速化およ
び高性能化は音声圧縮技術の進歩をもたらした。初期の
音声圧縮技術は、波形符号化で代表されるように、サン
プリングされたひとつの音声データに対してひとつの符
号を出力する方式が主流であった。
【０００３】このような方式の復号処理を行う場合、１
サンプリング周期の間にひとつの符号データに対する復
号処理を行わなければならない。つまり、入力された符
号データの復号処理を１サンプリング周期以内の期間で
終える事と、復号した音声データの出力を、前のサンプ
リング周期に復号した音声データの出力が終わるまで待
つ事とのふたつの機能を必要とする。一般に、サンプリ
ング周波数はマイクロプロセッサのマシンサイクルに較
べて非常に遅いため、復号化した音声データはシリアル
データとして出力される。従来のＤＳＰのシリアルデー
タ出力回路は、図３に示すような構成をとっており、こ
ういった処理を行うために非常に都合がよかった。
サンプリング周期の間にひとつの符号データに対する復
号処理を行わなければならない。つまり、入力された符
号データの復号処理を１サンプリング周期以内の期間で
終える事と、復号した音声データの出力を、前のサンプ
リング周期に復号した音声データの出力が終わるまで待
つ事とのふたつの機能を必要とする。一般に、サンプリ
ング周波数はマイクロプロセッサのマシンサイクルに較
べて非常に遅いため、復号化した音声データはシリアル
データとして出力される。従来のＤＳＰのシリアルデー
タ出力回路は、図３に示すような構成をとっており、こ
ういった処理を行うために非常に都合がよかった。
【０００４】従来のマイクロプロセッサのシリアルデー
タ出力回路は、図３に示すように、データバス２１を介
して受け取った音声データを保持するレジスタ２２と、
このレジスタ２２から受け取ったパラレルデータをシリ
アルデータ２４に変換して、外部に接続されているＤ／
Ａ変換器とのインターフェース回路から供給されるシフ
トクロックやストローブ等のシリアル出力制御信号２３
に応じてシリアルデータ２４を出力し、シフト回路内が
空にあったことを知らせるａｃｋ信号２５を出力するシ
フト回路２６を有している。
タ出力回路は、図３に示すように、データバス２１を介
して受け取った音声データを保持するレジスタ２２と、
このレジスタ２２から受け取ったパラレルデータをシリ
アルデータ２４に変換して、外部に接続されているＤ／
Ａ変換器とのインターフェース回路から供給されるシフ
トクロックやストローブ等のシリアル出力制御信号２３
に応じてシリアルデータ２４を出力し、シフト回路内が
空にあったことを知らせるａｃｋ信号２５を出力するシ
フト回路２６を有している。
【０００５】前にも述べたように、符号化された音声デ
ータを復号する場合、音声データの出力タイミングを合
わせるために、復号のアルゴリズムを実行するプログラ
ムはａｃｋ信号２５に同期して動きだし、１サンプリン
グ期間以内に処理を終えて次のａｃｋ信号の入力を待っ
て音声データを出力する。こういった処理を実現するた
めに、図３のシリアルデータ出力回路は適した構成であ
る。
ータを復号する場合、音声データの出力タイミングを合
わせるために、復号のアルゴリズムを実行するプログラ
ムはａｃｋ信号２５に同期して動きだし、１サンプリン
グ期間以内に処理を終えて次のａｃｋ信号の入力を待っ
て音声データを出力する。こういった処理を実現するた
めに、図３のシリアルデータ出力回路は適した構成であ
る。
【０００６】ところが、最近注目を集めている圧縮率の
非常に高い音声符号化方式は、サンプリング周波数より
も低いビットレートまで音声情報を圧縮する。このた
め、符号化単位をフレームと呼ばれるデータ群（通常２
０ｍｓｅｃ，１６０サンプルで１フレームを構成する）
とし、１フレーム分の符号データをひとまとめにして復
号する。実際には、１フレーム分の符号化された音声デ
ータを復号化する処理と、蓄えた１フレーム分の音声デ
ータをサンプリング周期に従って出力する処理を同時に
実行する必要がある。
非常に高い音声符号化方式は、サンプリング周波数より
も低いビットレートまで音声情報を圧縮する。このた
め、符号化単位をフレームと呼ばれるデータ群（通常２
０ｍｓｅｃ，１６０サンプルで１フレームを構成する）
とし、１フレーム分の符号データをひとまとめにして復
号する。実際には、１フレーム分の符号化された音声デ
ータを復号化する処理と、蓄えた１フレーム分の音声デ
ータをサンプリング周期に従って出力する処理を同時に
実行する必要がある。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
データ出力回路で、高能率音声符号化のアルゴリズムを
実現する場合には、データのサンプリング・タイミング
毎に復号処理を中断して前のフレーム復号処理で復号し
た音声データの出力処理を行わなければならないという
問題点があった。
データ出力回路で、高能率音声符号化のアルゴリズムを
実現する場合には、データのサンプリング・タイミング
毎に復号処理を中断して前のフレーム復号処理で復号し
た音声データの出力処理を行わなければならないという
問題点があった。
【０００８】本発明の目的は、前記問題点を解決し、デ
ータの出力処理による復号処理の中断をなくしたデータ
出力回路を有するマイクロプロセッサを提供することに
ある。
ータの出力処理による復号処理の中断をなくしたデータ
出力回路を有するマイクロプロセッサを提供することに
ある。
【０００９】
【課題を解決するための手段】本発明のデータ入力回路
の構成は、パラレルで入力されるデータをシリアルデー
タに変換するシフト回路と、前記シフト回路の入力とな
るパラレルデータを保持するためのメモリと、前記メモ
リの出力位置を示すメモリポインタと、前記メモリポイ
ンタの値が一定値に達すると割り込み信号を出力する制
御回路とを備えたデータ出力回路を有することを特徴と
する。
の構成は、パラレルで入力されるデータをシリアルデー
タに変換するシフト回路と、前記シフト回路の入力とな
るパラレルデータを保持するためのメモリと、前記メモ
リの出力位置を示すメモリポインタと、前記メモリポイ
ンタの値が一定値に達すると割り込み信号を出力する制
御回路とを備えたデータ出力回路を有することを特徴と
する。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例のマイクロプロセッサ
のデータ出力回路を示すブロック図である。
る。図１は本発明の第１の実施例のマイクロプロセッサ
のデータ出力回路を示すブロック図である。
【００１１】図１において、本実施例は、メモリ１２が
データバス２１を介して受け取った音声データを蓄える
ためのメモリであり、メモリポインタ１７はメモリ１２
の出力アドレスを指すポインタであり、メモリ１２から
データが読み出される度にその値をインクリメント（＋
１）する。
データバス２１を介して受け取った音声データを蓄える
ためのメモリであり、メモリポインタ１７はメモリ１２
の出力アドレスを指すポインタであり、メモリ１２から
データが読み出される度にその値をインクリメント（＋
１）する。
【００１２】制御回路１８は、ａｃｋ信号２５が入力さ
れる度にメモリポインタ１７のデータ５１を読み出し
て、メモリポインタ１７の値が１フレームのデータ数
（１６０）に達すると、割り込み信号１９を出力し、１
フレーム分のデータ出力が終了したことを知らせ、メモ
リポインタ１７をクリアする。なお、図１の中で、図３
と同じ番号を持つ構成要素は同じ機能を持つ。
れる度にメモリポインタ１７のデータ５１を読み出し
て、メモリポインタ１７の値が１フレームのデータ数
（１６０）に達すると、割り込み信号１９を出力し、１
フレーム分のデータ出力が終了したことを知らせ、メモ
リポインタ１７をクリアする。なお、図１の中で、図３
と同じ番号を持つ構成要素は同じ機能を持つ。
【００１３】本実施例の出力回路を用いて音声符号を復
号化する場合、復号化のアルゴリズムを実行するプログ
ラムは、割り込み信号１９に同期して動きだす。最初に
前のフレームで復号した１フレーム分の音声データ（例
えば１６０サンプル）のメモリ１２への転送をまとめて
行った後、次の割り込み信号１９が入力されるまでに、
次の１フレーム分の符号の復号化処理のみを行えばよ
い。その間、図１のデータ出力回路は、メモリ１２に蓄
えた１フレーム分の音声データを、サンプリング周波数
に同期して出力する処理を実行する。
号化する場合、復号化のアルゴリズムを実行するプログ
ラムは、割り込み信号１９に同期して動きだす。最初に
前のフレームで復号した１フレーム分の音声データ（例
えば１６０サンプル）のメモリ１２への転送をまとめて
行った後、次の割り込み信号１９が入力されるまでに、
次の１フレーム分の符号の復号化処理のみを行えばよ
い。その間、図１のデータ出力回路は、メモリ１２に蓄
えた１フレーム分の音声データを、サンプリング周波数
に同期して出力する処理を実行する。
【００１４】図２は本発明の第２の実施例のマイクロプ
ロセッサのデータ出力回路を示すブロック図である。図
２において、本実施例は、レジスタ３１１が、１フレー
ム分のデータ数を記憶するレジスタであり、データバス
２１を介して、値のセットおよび読み出しが可能であ
る。
ロセッサのデータ出力回路を示すブロック図である。図
２において、本実施例は、レジスタ３１１が、１フレー
ム分のデータ数を記憶するレジスタであり、データバス
２１を介して、値のセットおよび読み出しが可能であ
る。
【００１５】制御回路３０８は、ａｃｋ信号２５が入力
される度に、メモリポインタ１７のデータ６１とレジス
タ３１１のデータ７１を読み出して両者の値が一致する
と、割り込み信号１９を出力し、１フレーム分の音声デ
ータ出力が終了したことを知らせ、メモリポインタ１７
をクリアする。なお、図２の中で、図１および図３と同
じ番号を持つ構成要素は同じ機能を持つ。
される度に、メモリポインタ１７のデータ６１とレジス
タ３１１のデータ７１を読み出して両者の値が一致する
と、割り込み信号１９を出力し、１フレーム分の音声デ
ータ出力が終了したことを知らせ、メモリポインタ１７
をクリアする。なお、図２の中で、図１および図３と同
じ番号を持つ構成要素は同じ機能を持つ。
【００１６】本第２の実施例を出力回路を用いて、音声
符号を復号化する場合は、最初にレジスタ３１１に１フ
レーム分のデータ数をセットする。復号化のアルゴリズ
ムを実行するプログラムは、割り込み信号１９に同期し
て動きだし、次の割り込み信号１９が入力されるまでに
１フレーム分のデータを復号化する。その間、図２のデ
ータ出力回路は、メモリ１２に蓄えた１フレーム分の音
声データをサンプリング周波数に同期して出力する処理
を実行する。本実施例では、１フレーム分のデータ数を
データバス２１を介してレジスタ３１１に設定すること
により、フレームを構成するデータ数が可変となり、さ
らに広い範囲のアプリケーション対応を可能とする。
符号を復号化する場合は、最初にレジスタ３１１に１フ
レーム分のデータ数をセットする。復号化のアルゴリズ
ムを実行するプログラムは、割り込み信号１９に同期し
て動きだし、次の割り込み信号１９が入力されるまでに
１フレーム分のデータを復号化する。その間、図２のデ
ータ出力回路は、メモリ１２に蓄えた１フレーム分の音
声データをサンプリング周波数に同期して出力する処理
を実行する。本実施例では、１フレーム分のデータ数を
データバス２１を介してレジスタ３１１に設定すること
により、フレームを構成するデータ数が可変となり、さ
らに広い範囲のアプリケーション対応を可能とする。
【００１７】
【発明の効果】以上説明したように、本発明は、データ
の出力処理を専用ブロック化することにより、データの
出力処理による復号処理の中断を全くなくすという効果
を有する。
の出力処理を専用ブロック化することにより、データの
出力処理による復号処理の中断を全くなくすという効果
を有する。
【００１８】尚、図１，図２に示したデータ出力回路
は、マイクロプロセッサに使用されるだけでなく、広く
ディジタル電子回路にも使用されえる。
は、マイクロプロセッサに使用されるだけでなく、広く
ディジタル電子回路にも使用されえる。
【図１】本発明の第１の実施例のマイクロプロセッサの
データ出力回路を示すブロック図である。
データ出力回路を示すブロック図である。
【図２】本発明の第２の実施例のデータ出力回路を示す
ブロック図である。
ブロック図である。
【図３】従来のデータ出力回路を示すブロック図であ
る。
る。
２１ データバス ２２，３１１ レジスタ ２３ シリアルデータ制御信号 ２４ シリアルデータ ２５ ａｃｋ信号 ２６ シフト回路 １２ メモリ １７ メモリポインタ １８，３０８ 制御回路 １９ 割込信号 ５１，６１，６２ データ ５０，６０ 制御信号
Claims (2)
- 【請求項１】 パラレルで入力されるデータをシリアル
データに変換するシフト回路と、前記シフト回路の入力
となるパラレルデータを保持するためのメモリと、前記
メモリの出力位置を示すメモリポインタと、前記メモリ
ポインタの値が一定値に達すると割り込み信号を出力す
る制御回路とを備えたデータ出力回路を有することを特
徴とするマイクロプロセッサ。 - 【請求項２】 データバスを介して１フレーム分のデー
タ数を記憶するレジスタを設けた請求項１に記載のマイ
クロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29942192A JP3063433B2 (ja) | 1992-11-10 | 1992-11-10 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29942192A JP3063433B2 (ja) | 1992-11-10 | 1992-11-10 | マイクロプロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152546A true JPH06152546A (ja) | 1994-05-31 |
| JP3063433B2 JP3063433B2 (ja) | 2000-07-12 |
Family
ID=17872350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29942192A Expired - Fee Related JP3063433B2 (ja) | 1992-11-10 | 1992-11-10 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063433B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08128713A (ja) * | 1994-10-31 | 1996-05-21 | Matsushita Electric Ind Co Ltd | 空気調和機の状態表示装置 |
-
1992
- 1992-11-10 JP JP29942192A patent/JP3063433B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08128713A (ja) * | 1994-10-31 | 1996-05-21 | Matsushita Electric Ind Co Ltd | 空気調和機の状態表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3063433B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004248279A (ja) | 異なるタイプのインタフェースからの入力信号、又は異なるタイプのインタフェースへの出力信号を共通フォーマットの中央演算処理でプリプロセスするための方法及び装置 | |
| JPS648374B2 (ja) | ||
| JPH06152546A (ja) | マイクロプロセッサ | |
| JPH0675744A (ja) | データ入力回路およびマイクロプロセッサ | |
| JP3054787B2 (ja) | 可変長符号の復号装置 | |
| JP2518387B2 (ja) | シリアルデ―タ伝送回路 | |
| JP3193202B2 (ja) | Ｆｉｆｏ型メモリ | |
| JP3916421B2 (ja) | デジタル音声信号処理装置 | |
| JP4290818B2 (ja) | ビット演算付加データの高速転送回路 | |
| JP2652994B2 (ja) | リタイミング回路 | |
| JPH05315971A (ja) | シリアル−パラレル変換回路 | |
| JP2780727B2 (ja) | 音声信号処理装置 | |
| JPH01238336A (ja) | データ転送処理方式 | |
| JPS6019272A (ja) | マイクロプロセツサのデ−タ入力回路 | |
| JPH05334223A (ja) | チャネル装置およびそのフレーム送受信方法 | |
| JPH0537398A (ja) | 可変長符号の復号装置 | |
| JPH0520799A (ja) | 磁気デイスク装置の１−７符号化回路 | |
| JPS6059461A (ja) | プログラムメモリ装置 | |
| JPH03201733A (ja) | データワードの時間組込み処理方法及びその方法を実施する装置 | |
| JPS62182946A (ja) | トレ−ス回路 | |
| JPS60126941A (ja) | 符号同期方式 | |
| JPH0194437A (ja) | 情報処理装置 | |
| JPH05120219A (ja) | データ送信回路 | |
| JPH0432922A (ja) | インタフェース制御回路 | |
| JPH05235770A (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |
|
| LAPS | Cancellation because of no payment of annual fees |