JPH06163589A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH06163589A JPH06163589A JP33117792A JP33117792A JPH06163589A JP H06163589 A JPH06163589 A JP H06163589A JP 33117792 A JP33117792 A JP 33117792A JP 33117792 A JP33117792 A JP 33117792A JP H06163589 A JPH06163589 A JP H06163589A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- insulating
- cavity
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アモルファスシリコン薄膜を結晶化してなる
ポリシリコン薄膜の結晶粒径を大きくする。 【構成】 絶縁基板１の上面の３つの空洞部５の部分に
形成したメタル層を絶縁膜３に形成したエッチング用孔
４を介してエッチングすることにより、絶縁基板１と絶
縁膜３との間に３つの空洞部５を形成する。次に、絶縁
膜３の上面に半導体薄膜（アモルファスシリコン薄膜）
７を形成し、エキシマレーザを照射して半導体薄膜７を
アニールする。この場合、レーザエネルギを吸収した半
導体薄膜７から絶縁基板１への放熱を空洞部５の断熱作
用によって抑制することができ、このため一度溶融した
シリコンの凝固速度を遅くすることができ、ひいては結
晶粒径を大きくすることができる。また、３つの空洞部
５間に存在する絶縁膜３によって空洞部５上に存在する
絶縁膜３を支持する支持部６が形成され、空洞部５上に
存在する絶縁膜３の機械的強度を高めている。
ポリシリコン薄膜の結晶粒径を大きくする。 【構成】 絶縁基板１の上面の３つの空洞部５の部分に
形成したメタル層を絶縁膜３に形成したエッチング用孔
４を介してエッチングすることにより、絶縁基板１と絶
縁膜３との間に３つの空洞部５を形成する。次に、絶縁
膜３の上面に半導体薄膜（アモルファスシリコン薄膜）
７を形成し、エキシマレーザを照射して半導体薄膜７を
アニールする。この場合、レーザエネルギを吸収した半
導体薄膜７から絶縁基板１への放熱を空洞部５の断熱作
用によって抑制することができ、このため一度溶融した
シリコンの凝固速度を遅くすることができ、ひいては結
晶粒径を大きくすることができる。また、３つの空洞部
５間に存在する絶縁膜３によって空洞部５上に存在する
絶縁膜３を支持する支持部６が形成され、空洞部５上に
存在する絶縁膜３の機械的強度を高めている。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタおよ
びその製造方法に関する。
びその製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの技術分野では、レー
ザを照射してアニールすることにより、ガラス等からな
る絶縁基板上に形成したアモルファスシリコン薄膜を結
晶化してポリシリコン薄膜としたり、同じくガラス等か
らなる絶縁基板上に形成したポリシリコン薄膜を再結晶
化して単結晶シリコン薄膜としたりすることがある。
ザを照射してアニールすることにより、ガラス等からな
る絶縁基板上に形成したアモルファスシリコン薄膜を結
晶化してポリシリコン薄膜としたり、同じくガラス等か
らなる絶縁基板上に形成したポリシリコン薄膜を再結晶
化して単結晶シリコン薄膜としたりすることがある。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このようなアニール方法では、レーザエネルギを吸収し
たアモルファスシリコン薄膜またはポリシリコン薄膜か
ら絶縁基板への放熱が大きく、このため一度溶融したシ
リコンの凝固速度が速く、ひいては結晶粒径をある程度
以上に大きくすることができない。この結果、例えばア
モルファスシリコン薄膜を結晶化してなるポリシリコン
薄膜を活性層とする薄膜トランジスタの場合、ポリシリ
コンの結晶粒径が小さいと、移動度を高くすることがで
きないことになる。この発明の目的は、結晶粒径を大き
くすることのできる薄膜トランジスタおよびその製造方
法を提供することにある。
このようなアニール方法では、レーザエネルギを吸収し
たアモルファスシリコン薄膜またはポリシリコン薄膜か
ら絶縁基板への放熱が大きく、このため一度溶融したシ
リコンの凝固速度が速く、ひいては結晶粒径をある程度
以上に大きくすることができない。この結果、例えばア
モルファスシリコン薄膜を結晶化してなるポリシリコン
薄膜を活性層とする薄膜トランジスタの場合、ポリシリ
コンの結晶粒径が小さいと、移動度を高くすることがで
きないことになる。この発明の目的は、結晶粒径を大き
くすることのできる薄膜トランジスタおよびその製造方
法を提供することにある。
【０００４】
【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタは、下方に断熱用の空洞部が形成された絶縁膜
上に活性層となる半導体薄膜を設け、且つ前記空洞部内
に前記絶縁膜を支持する支持部を設けたものである。請
求項２記載の薄膜トランジスタの製造方法は、絶縁基板
上の薄膜トランジスタ形成領域に、絶縁膜材料に対して
ウエットエッチング比の大きいメタル層を複数形成し、
これらメタル層を絶縁膜で被い、この絶縁膜の前記メタ
ル層と対応する部分の一部にエッチング用孔を設け、こ
のエッチング用孔を介してウエットエッチングすること
により前記メタル層をすべて除去し、これにより前記絶
縁基板と前記絶縁膜との間に断熱用の複数の空洞部を形
成するとともに、これら空洞部間に存在する前記絶縁膜
によって前記空洞部上に存在する前記絶縁膜を支持する
支持部を形成し、少なくとも前記空洞部の一部に対応す
る部分の前記絶縁膜上にアモルファスシリコンやポリシ
リコン等からなる半導体薄膜を形成し、この半導体薄膜
にレーザを照射して該半導体薄膜をアニールするように
したものである。
ンジスタは、下方に断熱用の空洞部が形成された絶縁膜
上に活性層となる半導体薄膜を設け、且つ前記空洞部内
に前記絶縁膜を支持する支持部を設けたものである。請
求項２記載の薄膜トランジスタの製造方法は、絶縁基板
上の薄膜トランジスタ形成領域に、絶縁膜材料に対して
ウエットエッチング比の大きいメタル層を複数形成し、
これらメタル層を絶縁膜で被い、この絶縁膜の前記メタ
ル層と対応する部分の一部にエッチング用孔を設け、こ
のエッチング用孔を介してウエットエッチングすること
により前記メタル層をすべて除去し、これにより前記絶
縁基板と前記絶縁膜との間に断熱用の複数の空洞部を形
成するとともに、これら空洞部間に存在する前記絶縁膜
によって前記空洞部上に存在する前記絶縁膜を支持する
支持部を形成し、少なくとも前記空洞部の一部に対応す
る部分の前記絶縁膜上にアモルファスシリコンやポリシ
リコン等からなる半導体薄膜を形成し、この半導体薄膜
にレーザを照射して該半導体薄膜をアニールするように
したものである。
【０００５】
【作用】この発明によれば、レーザアニールする際、レ
ーザエネルギを吸収した半導体薄膜から絶縁基板への放
熱を空洞部の断熱作用によって抑制することができ、こ
のため一度溶融したシリコンの凝固速度を遅くすること
ができ、ひいては結晶粒径を大きくすることができる。
この場合、空洞部内に絶縁膜を支持する支持部を設けて
いるのは、空洞部上における絶縁膜の機械的強度を高め
るためである。
ーザエネルギを吸収した半導体薄膜から絶縁基板への放
熱を空洞部の断熱作用によって抑制することができ、こ
のため一度溶融したシリコンの凝固速度を遅くすること
ができ、ひいては結晶粒径を大きくすることができる。
この場合、空洞部内に絶縁膜を支持する支持部を設けて
いるのは、空洞部上における絶縁膜の機械的強度を高め
るためである。
【０００６】
【実施例】図１〜図６はそれぞれこの発明の一実施例に
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの構造についてその製造方法と併せ説明する。
おける薄膜トランジスタの各製造工程を示したものであ
る。そこで、これらの図を順に参照しながら、薄膜トラ
ンジスタの構造についてその製造方法と併せ説明する。
【０００７】まず、図１（Ａ）、（Ｂ）に示すように、
ガラス等からなる絶縁基板１の上面の薄膜トランジスタ
形成領域に、絶縁膜材料に対してウエットエッチング比
の大きいメタルからなる短冊状の複数の例えば３つのメ
タル層２をゲート長方向に間隔をおいてパターン形成す
る。次に、図２（Ａ）、（Ｂ）に示すように、全表面に
絶縁膜３を形成し、この絶縁膜３によって３つのメタル
層２を被う。次に、図３（Ａ）、（Ｂ）に示すように、
フォトリソグラフィ技術により、３つのメタル層２の各
ゲート幅方向両端部に対応する部分の絶縁膜３にエッチ
ング用孔４を形成する。次に、メタル層用エッチング液
でウエットエッチングを行なうと、エッチング用孔４を
介して３つのメタル層２がすべてエッチングされて除去
され、図４（Ａ）、（Ｂ）に示すように、絶縁基板１と
絶縁膜３との間に３つの空洞部５が形成される。この場
合、メタル層２の絶縁膜３に対するウエットエッチング
比が大きいので、例えばアルミニウムからなるメタル層
２を混酸でエッチングすると、約１時間で１００μｍの
サイドエッチによる空洞部５を形成することができる。
また、３つの空洞部５間に存在する絶縁膜３によって３
つの空洞部５上に存在する絶縁膜３を支持するための２
つの支持部６が形成されるが、これら支持部６について
は後で詳述する。
ガラス等からなる絶縁基板１の上面の薄膜トランジスタ
形成領域に、絶縁膜材料に対してウエットエッチング比
の大きいメタルからなる短冊状の複数の例えば３つのメ
タル層２をゲート長方向に間隔をおいてパターン形成す
る。次に、図２（Ａ）、（Ｂ）に示すように、全表面に
絶縁膜３を形成し、この絶縁膜３によって３つのメタル
層２を被う。次に、図３（Ａ）、（Ｂ）に示すように、
フォトリソグラフィ技術により、３つのメタル層２の各
ゲート幅方向両端部に対応する部分の絶縁膜３にエッチ
ング用孔４を形成する。次に、メタル層用エッチング液
でウエットエッチングを行なうと、エッチング用孔４を
介して３つのメタル層２がすべてエッチングされて除去
され、図４（Ａ）、（Ｂ）に示すように、絶縁基板１と
絶縁膜３との間に３つの空洞部５が形成される。この場
合、メタル層２の絶縁膜３に対するウエットエッチング
比が大きいので、例えばアルミニウムからなるメタル層
２を混酸でエッチングすると、約１時間で１００μｍの
サイドエッチによる空洞部５を形成することができる。
また、３つの空洞部５間に存在する絶縁膜３によって３
つの空洞部５上に存在する絶縁膜３を支持するための２
つの支持部６が形成されるが、これら支持部６について
は後で詳述する。
【０００８】次に、図５（Ａ）、（Ｂ）に示すように、
空洞部５の一部に対応する部分を含む絶縁膜３の上面の
所定の個所にアモルファスシリコンやポリシリコン等か
らなる半導体薄膜７をパターン形成する。次に、半導体
薄膜７にエキシマレーザを照射して該半導体薄膜７をア
ニールする。この場合、レーザエネルギを吸収した半導
体薄膜７から絶縁基板１への放熱を空洞部５の断熱作用
によって抑制することができ、このため一度溶融したシ
リコンの凝固速度を遅くすることができ、ひいては結晶
粒径を大きくすることができる。この結果、例えばアモ
ルファスシリコン薄膜を結晶化してなるポリシリコン薄
膜を活性層とする薄膜トランジスタの場合、ポリシリコ
ンの結晶粒径を大きくすることができるので、移動度を
高くすることができる。
空洞部５の一部に対応する部分を含む絶縁膜３の上面の
所定の個所にアモルファスシリコンやポリシリコン等か
らなる半導体薄膜７をパターン形成する。次に、半導体
薄膜７にエキシマレーザを照射して該半導体薄膜７をア
ニールする。この場合、レーザエネルギを吸収した半導
体薄膜７から絶縁基板１への放熱を空洞部５の断熱作用
によって抑制することができ、このため一度溶融したシ
リコンの凝固速度を遅くすることができ、ひいては結晶
粒径を大きくすることができる。この結果、例えばアモ
ルファスシリコン薄膜を結晶化してなるポリシリコン薄
膜を活性層とする薄膜トランジスタの場合、ポリシリコ
ンの結晶粒径を大きくすることができるので、移動度を
高くすることができる。
【０００９】以下、周知の方法により、図６（Ａ）、
（Ｂ）、（Ｃ）に示すように、半導体薄膜７を素子分離
し、次いでゲート絶縁膜８をパターン形成し、次いでゲ
ート電極９をパターン形成し、次いでゲート電極９をマ
スクとして半導体薄膜８に不純物を注入して活性化し、
次いでゲート絶縁膜８にコンタクトホール１０を形成
し、次いでソース・ドレイン電極１１をパターン形成す
ると、薄膜トランジスタが完成する。なお、半導体薄膜
７に注入した不純物の活性化をエキシマレーザを照射し
て行なうとすると、この場合も、レーザエネルギを吸収
した半導体薄膜７から絶縁基板１への放熱を空洞部５の
断熱作用によって抑制することができる。
（Ｂ）、（Ｃ）に示すように、半導体薄膜７を素子分離
し、次いでゲート絶縁膜８をパターン形成し、次いでゲ
ート電極９をパターン形成し、次いでゲート電極９をマ
スクとして半導体薄膜８に不純物を注入して活性化し、
次いでゲート絶縁膜８にコンタクトホール１０を形成
し、次いでソース・ドレイン電極１１をパターン形成す
ると、薄膜トランジスタが完成する。なお、半導体薄膜
７に注入した不純物の活性化をエキシマレーザを照射し
て行なうとすると、この場合も、レーザエネルギを吸収
した半導体薄膜７から絶縁基板１への放熱を空洞部５の
断熱作用によって抑制することができる。
【００１０】ここで、空洞部５上に存在する絶縁膜３を
支持するための支持部６について説明する。例えば、空
洞部５の高さを６０００Åとし、絶縁膜３をプラズマＣ
ＶＤにより堆積した膜厚４０００Åの窒化シリコン膜と
この窒化シリコン膜上にスパッタにより堆積した膜厚１
０００Åの酸化シリコン膜とによって構成する場合に
は、空洞部５のゲート長方向の幅を２０μｍ程度とする
と、１００ｋｇ／ｃｍ2程度の圧力に耐えることができ
る。したがって、空洞部５内に設けた支持部６により、
空洞部５上における絶縁膜３の機械的強度を高めること
ができる。この結果、特にサイズの大きな薄膜トランジ
スタの場合には、空洞部５を設けても、機械的強度が低
下しないようにすることができる。
支持するための支持部６について説明する。例えば、空
洞部５の高さを６０００Åとし、絶縁膜３をプラズマＣ
ＶＤにより堆積した膜厚４０００Åの窒化シリコン膜と
この窒化シリコン膜上にスパッタにより堆積した膜厚１
０００Åの酸化シリコン膜とによって構成する場合に
は、空洞部５のゲート長方向の幅を２０μｍ程度とする
と、１００ｋｇ／ｃｍ2程度の圧力に耐えることができ
る。したがって、空洞部５内に設けた支持部６により、
空洞部５上における絶縁膜３の機械的強度を高めること
ができる。この結果、特にサイズの大きな薄膜トランジ
スタの場合には、空洞部５を設けても、機械的強度が低
下しないようにすることができる。
【００１１】なお、上記実施例では、単層構造の薄膜ト
ランジスタについて説明したが、この発明はこれに限ら
ず、多層構造の薄膜トランジスタにも適用することがで
きる。例えば、２層構造の薄膜トランジスタとする場合
には、図６に示す１層目の薄膜トランジスタの全表面に
層間絶縁膜を設け、この層間絶縁膜の上面に図６に示す
薄膜トランジスタのうち絶縁基板１を除いた部分に対応
する２層目の薄膜トランジスタを設ければよい。
ランジスタについて説明したが、この発明はこれに限ら
ず、多層構造の薄膜トランジスタにも適用することがで
きる。例えば、２層構造の薄膜トランジスタとする場合
には、図６に示す１層目の薄膜トランジスタの全表面に
層間絶縁膜を設け、この層間絶縁膜の上面に図６に示す
薄膜トランジスタのうち絶縁基板１を除いた部分に対応
する２層目の薄膜トランジスタを設ければよい。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、レーザエネルギを吸収した半導体薄膜から絶縁基板
への放熱を空洞部の断熱作用によって抑制することがで
きるので、一度溶融したシリコンの凝固速度を遅くする
ことができ、ひいては結晶粒径を大きくすることができ
る。この結果、例えばアモルファスシリコン薄膜を結晶
化してなるポリシリコン薄膜を活性層とする薄膜トラン
ジスタの場合、ポリシリコンの結晶粒径を大きくするこ
とができるので、移動度を高くすることができる。ま
た、空洞部内に設けた支持部により、空洞部上における
絶縁膜の機械的強度を高めることができる。
ば、レーザエネルギを吸収した半導体薄膜から絶縁基板
への放熱を空洞部の断熱作用によって抑制することがで
きるので、一度溶融したシリコンの凝固速度を遅くする
ことができ、ひいては結晶粒径を大きくすることができ
る。この結果、例えばアモルファスシリコン薄膜を結晶
化してなるポリシリコン薄膜を活性層とする薄膜トラン
ジスタの場合、ポリシリコンの結晶粒径を大きくするこ
とができるので、移動度を高くすることができる。ま
た、空洞部内に設けた支持部により、空洞部上における
絶縁膜の機械的強度を高めることができる。
【図１】（Ａ）はこの発明の一実施例における薄膜トラ
ンジスタの製造に際し、絶縁基板の上面にメタル層を形
成した状態の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面
図。
ンジスタの製造に際し、絶縁基板の上面にメタル層を形
成した状態の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面
図。
【図２】（Ａ）は同薄膜トランジスタの製造に際し、絶
縁膜を形成した状態の平面図、（Ｂ）はそのＸ−Ｘ線に
沿う断面図。
縁膜を形成した状態の平面図、（Ｂ）はそのＸ−Ｘ線に
沿う断面図。
【図３】（Ａ）は同薄膜トランジスタの製造に際し、エ
ッチング用孔を形成した状態の平面図、（Ｂ）はそのＸ
−Ｘ線に沿う断面図。
ッチング用孔を形成した状態の平面図、（Ｂ）はそのＸ
−Ｘ線に沿う断面図。
【図４】（Ａ）は同薄膜トランジスタの製造に際し、メ
タル層を除去して空洞部および支持部を形成した状態の
平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
タル層を除去して空洞部および支持部を形成した状態の
平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面図。
【図５】（Ａ）は同薄膜トランジスタの製造に際し、半
導体薄膜を形成した状態の平面図、（Ｂ）はそのＸ−Ｘ
線に沿う断面図。
導体薄膜を形成した状態の平面図、（Ｂ）はそのＸ−Ｘ
線に沿う断面図。
【図６】（Ａ）は同薄膜トランジスタの製造に際し、完
成した状態の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面
図、（Ｃ）はそのＹ−Ｙ線に沿う断面図。
成した状態の平面図、（Ｂ）はそのＸ−Ｘ線に沿う断面
図、（Ｃ）はそのＹ−Ｙ線に沿う断面図。
１ 絶縁基板 ２ メタル層 ３ 絶縁膜 ４ エッチング用孔 ５ 空洞部 ６ 支持部 ７ 半導体薄膜
Claims (2)
- 【請求項１】 下方に断熱用の空洞部が形成された絶縁
膜上に活性層となる半導体薄膜を設け、且つ前記空洞部
内に前記絶縁膜を支持する支持部を設けたことを特徴と
する薄膜トランジスタ。 - 【請求項２】 絶縁基板上の薄膜トランジスタ形成領域
に、絶縁膜材料に対してウエットエッチング比の大きい
メタル層を複数形成し、これらメタル層を絶縁膜で被
い、この絶縁膜の前記メタル層と対応する部分の一部に
エッチング用孔を設け、このエッチング用孔を介してウ
エットエッチングすることにより前記メタル層をすべて
除去し、これにより前記絶縁基板と前記絶縁膜との間に
断熱用の複数の空洞部を形成するとともに、これら空洞
部間に存在する前記絶縁膜によって前記空洞部上に存在
する前記絶縁膜を支持する支持部を形成し、少なくとも
前記空洞部の一部に対応する部分の前記絶縁膜上にアモ
ルファスシリコンやポリシリコン等からなる半導体薄膜
を形成し、この半導体薄膜にレーザを照射して該半導体
薄膜をアニールすることを特徴とする薄膜トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33117792A JPH06163589A (ja) | 1992-11-18 | 1992-11-18 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33117792A JPH06163589A (ja) | 1992-11-18 | 1992-11-18 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163589A true JPH06163589A (ja) | 1994-06-10 |
Family
ID=18240752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33117792A Pending JPH06163589A (ja) | 1992-11-18 | 1992-11-18 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163589A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333269B1 (ko) * | 1999-05-25 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막 트랜지스터와 액정 표시장치 및 그 제조방법 |
| KR100306803B1 (ko) * | 1998-06-25 | 2002-05-13 | 박종섭 | 액정표시소자의폴리실리콘박막트랜지스터및그의제조방법 |
| US6614054B1 (en) | 2000-11-27 | 2003-09-02 | Lg.Philips Lcd Co., Ltd. | Polysilicon thin film transistor used in a liquid crystal display and the fabricating method |
| WO2016131565A1 (de) * | 2015-02-18 | 2016-08-25 | Robert Bosch Gmbh | Verfahren zur herstellung eines hallsensors |
-
1992
- 1992-11-18 JP JP33117792A patent/JPH06163589A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306803B1 (ko) * | 1998-06-25 | 2002-05-13 | 박종섭 | 액정표시소자의폴리실리콘박막트랜지스터및그의제조방법 |
| KR100333269B1 (ko) * | 1999-05-25 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막 트랜지스터와 액정 표시장치 및 그 제조방법 |
| US6614054B1 (en) | 2000-11-27 | 2003-09-02 | Lg.Philips Lcd Co., Ltd. | Polysilicon thin film transistor used in a liquid crystal display and the fabricating method |
| US6861300B2 (en) * | 2000-11-27 | 2005-03-01 | Lg. Philips Lcd Co., Ltd. | Fabricating method of polysilicon thin film transistor having a space and a plurality of channels |
| WO2016131565A1 (de) * | 2015-02-18 | 2016-08-25 | Robert Bosch Gmbh | Verfahren zur herstellung eines hallsensors |
| CN107408569A (zh) * | 2015-02-18 | 2017-11-28 | 罗伯特·博世有限公司 | 用于制造霍尔传感器的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7394098B2 (en) | Thin film transistor, its manufacture method and display device | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| EP0068094A2 (en) | Process for forming a semiconductor device on a silicon ribbon and device thus formed | |
| US6861300B2 (en) | Fabricating method of polysilicon thin film transistor having a space and a plurality of channels | |
| KR100915073B1 (ko) | 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막 | |
| JPH05182983A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0629321A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07131029A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0376017B2 (ja) | ||
| JPH02864B2 (ja) | ||
| KR100697769B1 (ko) | 반도체장치 | |
| JPH10242471A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2745055B2 (ja) | 単結晶半導体薄膜の製造方法 | |
| JPH02863B2 (ja) | ||
| JPH03132041A (ja) | 半導体装置の製造方法 | |
| JPH08125193A (ja) | 半導体集積回路とその作製方法 | |
| JPH0352265A (ja) | 薄膜トランジスタ | |
| JPH1012892A (ja) | 半導体薄膜の加工方法 | |
| JPH118392A (ja) | 薄膜トランジスタ | |
| JPH05114612A (ja) | 半導体装置の製造方法 | |
| JPS63174309A (ja) | 半導体装置の製造方法 | |
| JPH04278521A (ja) | 半導体装置の製造方法 | |
| JPS60144931A (ja) | 半導体装置の製造方法 | |
| JPH01287964A (ja) | 半導体装置の製造方法 | |
| JPH0744149B2 (ja) | シリコン膜の単結晶化方法 |