JPH06176178A - マルチプライヤ - Google Patents
マルチプライヤInfo
- Publication number
- JPH06176178A JPH06176178A JP4328258A JP32825892A JPH06176178A JP H06176178 A JPH06176178 A JP H06176178A JP 4328258 A JP4328258 A JP 4328258A JP 32825892 A JP32825892 A JP 32825892A JP H06176178 A JPH06176178 A JP H06176178A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistors
- multiplier
- transistor
- input voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division
- G06G7/164—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division using means for evaluating powers, e.g. quarter square multiplier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Amplitude Modulation (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 低電圧動作可能で、ギルバートマルチプライ
ヤと同等の特性を有するマルチプライヤを実現する。 【構成】 出力が交叉接続される２対のトランジスタ対
が１つの定電流源で駆動され、一方のトランジスタ対の
ベース対には第１の入力信号が印加され、他方のトラン
ジスタ対のベース対には第２の入力信号が減じられて第
１の入力信号が印加される。
ヤと同等の特性を有するマルチプライヤを実現する。 【構成】 出力が交叉接続される２対のトランジスタ対
が１つの定電流源で駆動され、一方のトランジスタ対の
ベース対には第１の入力信号が印加され、他方のトラン
ジスタ対のベース対には第２の入力信号が減じられて第
１の入力信号が印加される。
Description
【０００１】
【産業上の利用分野】本発明は、２以上のアナログ信号
を乗算するマルチプライヤに関し、特に、バイポーラ集
積回路中に構成されるマルチプライヤに関する。
を乗算するマルチプライヤに関し、特に、バイポーラ集
積回路中に構成されるマルチプライヤに関する。
【０００２】
【従来の技術】この種のマルチプライヤには、従来、い
わゆるギルバートマルチプライヤが一般的に用いられて
いる。
わゆるギルバートマルチプライヤが一般的に用いられて
いる。
【０００３】このギルバートマルチプライヤは、図４に
示すように、互いにエミッタ同士を接続した３組のトラ
ンジスタ対（Ｑ４３，Ｑ４４）、（Ｑ４５，Ｑ４６）及
び（Ｑ４１，Ｑ４２）を２段重ねに接続して構成され
る。
示すように、互いにエミッタ同士を接続した３組のトラ
ンジスタ対（Ｑ４３，Ｑ４４）、（Ｑ４５，Ｑ４６）及
び（Ｑ４１，Ｑ４２）を２段重ねに接続して構成され
る。
【０００４】第１段目のトランジスタ対は、２組のトラ
ンジスタ対（Ｑ４３，Ｑ４４）及び（Ｑ４５，Ｑ４６）
から成り、トランジスタＱ４３とＱ４６のベース同士及
びトランジスタＱ４４とＱ４５のベース同士をそれぞれ
互いに接続して一方の入力端子対（３１，３２）を構成
している。また、トランジスタＱ４３とＱ４５のコレク
タ同士及びトランジスタＱ４４とＱ４６のコレクタ同士
をそれぞれ互いに接続して出力端子対（３３，３４）を
構成している。
ンジスタ対（Ｑ４３，Ｑ４４）及び（Ｑ４５，Ｑ４６）
から成り、トランジスタＱ４３とＱ４６のベース同士及
びトランジスタＱ４４とＱ４５のベース同士をそれぞれ
互いに接続して一方の入力端子対（３１，３２）を構成
している。また、トランジスタＱ４３とＱ４５のコレク
タ同士及びトランジスタＱ４４とＱ４６のコレクタ同士
をそれぞれ互いに接続して出力端子対（３３，３４）を
構成している。
【０００５】一方、第２段目のトランジスタ対は、１組
のトランジスタ対（Ｑ４１，Ｑ４２）から成り、トラン
ジスタＱ４１のコレクタを上記トランジスタ対（Ｑ４
３，Ｑ４４）のエミッタ共通接続点に接続し、トランジ
スタＱ４２のコレクタを上記トランジスタ対（Ｑ４５，
Ｑ４６）のエミッタ共通接続点に接続している。またト
ランジスタＱ４１及びＱ４２の各ベースにより他方の入
力端子対（３６，３７）を構成している。更に、トラン
ジスタ対（Ｑ４１，Ｑ４２）のエミッタ共通接続点を定
電流源回路３５に接続している。
のトランジスタ対（Ｑ４１，Ｑ４２）から成り、トラン
ジスタＱ４１のコレクタを上記トランジスタ対（Ｑ４
３，Ｑ４４）のエミッタ共通接続点に接続し、トランジ
スタＱ４２のコレクタを上記トランジスタ対（Ｑ４５，
Ｑ４６）のエミッタ共通接続点に接続している。またト
ランジスタＱ４１及びＱ４２の各ベースにより他方の入
力端子対（３６，３７）を構成している。更に、トラン
ジスタ対（Ｑ４１，Ｑ４２）のエミッタ共通接続点を定
電流源回路３５に接続している。
【０００６】さて、図４において、各トランジスタＱ４
１〜Ｑ４６を構成する接合ダイオードのエミッタ電流を
ＩE とすると、このエミッタ電流ＩE は次の数式（１）
で示される。尚、数式（１）において、ＩS は飽和電
流、ｋはボルツマン定数、ｑは単位電子電荷、ＶBEはベ
ース・エミッタ間電圧、Ｔは絶対温度である。
１〜Ｑ４６を構成する接合ダイオードのエミッタ電流を
ＩE とすると、このエミッタ電流ＩE は次の数式（１）
で示される。尚、数式（１）において、ＩS は飽和電
流、ｋはボルツマン定数、ｑは単位電子電荷、ＶBEはベ
ース・エミッタ間電圧、Ｔは絶対温度である。
【０００７】
【数１】
【０００８】今、ＶT ＝ｋＴ／ｑとすると、ＶBE>>ＶT
であるから、数式１においてexp(ＶBE／ＶT ）>>１とす
ると、エミッタ電流ＩE は、次の数式（２）に近似でき
る。
であるから、数式１においてexp(ＶBE／ＶT ）>>１とす
ると、エミッタ電流ＩE は、次の数式（２）に近似でき
る。
【０００９】 ＩE ≒Ｉs exp(ＶBE／ＶT ） （２） このときに、図４における各トランジスタＱ４１〜Ｑ４
６のコレクタ電流は、それぞれ、次の数式（３），
（４），（５），（６），（７）及び（８）で表わせ
る。尚、αF は電流増幅率である。
６のコレクタ電流は、それぞれ、次の数式（３），
（４），（５），（６），（７）及び（８）で表わせ
る。尚、αF は電流増幅率である。
【００１０】
【数２】
【００１１】
【数３】
【００１２】
【数４】
【００１３】
【数５】
【００１４】
【数６】
【００１５】
【数７】
【００１６】従って、式（１）及び（８）を式（３）〜
（６）に代入すると、コレクタ電流ＩC43 ，ＩC44 ，Ｉ
C45 ，ＩC46 はそれぞれ次の数式（９），（１０），
（１１），（１２）で示される。
（６）に代入すると、コレクタ電流ＩC43 ，ＩC44 ，Ｉ
C45 ，ＩC46 はそれぞれ次の数式（９），（１０），
（１１），（１２）で示される。
【００１７】
【数８】
【００１８】
【数９】
【００１９】
【数１０】
【００２０】
【数１１】
【００２１】よって出力電流ＩC43-45とＩC44-46との差
電流ΔＩは
電流ΔＩは
【００２２】
【数１２】
【００２３】一方、ｔａｎｈｘは次式で組数展開できる
から｜ｘ｜<<１のときにはｔａｎｈｘ≒ｘと近似でき
る。
から｜ｘ｜<<１のときにはｔａｎｈｘ≒ｘと近似でき
る。
【００２４】
【数１３】
【００２５】従って、｜Ｖ41｜<<２ＶT ，｜Ｖ42｜<<２
ＶT のときには、出力端子３３と３４間にあらわれる差
電流ΔＩは次の数式（１５）のように近似できるから、
小信号の電圧Ｖ41，Ｖ42に対して、図４の回路はマルチ
プライヤ（乗算器）として働くことがわかる。
ＶT のときには、出力端子３３と３４間にあらわれる差
電流ΔＩは次の数式（１５）のように近似できるから、
小信号の電圧Ｖ41，Ｖ42に対して、図４の回路はマルチ
プライヤ（乗算器）として働くことがわかる。
【００２６】
【数１４】
【００２７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のマルチプライヤでは、上述したように第１段
目のトランジスタ対（Ｑ４３，Ｑ４４）及び（Ｑ４５，
Ｑ４６）と第２段目のトランジスタ対（Ｑ４１，Ｑ４
２）とを２段重ねに接続して構成されている。従って、
このマルチプライヤを動作させるために必要な電圧に
は、その分だけ高い電圧を印加する必要があるので、電
源電圧を低くすることができないという問題点があっ
た。
うな従来のマルチプライヤでは、上述したように第１段
目のトランジスタ対（Ｑ４３，Ｑ４４）及び（Ｑ４５，
Ｑ４６）と第２段目のトランジスタ対（Ｑ４１，Ｑ４
２）とを２段重ねに接続して構成されている。従って、
このマルチプライヤを動作させるために必要な電圧に
は、その分だけ高い電圧を印加する必要があるので、電
源電圧を低くすることができないという問題点があっ
た。
【００２８】本発明の目的は、従来のマルチプライヤセ
ルに比べて低電圧で動作させることができるマルチプラ
ヤセルを提供することにある。
ルに比べて低電圧で動作させることができるマルチプラ
ヤセルを提供することにある。
【００２９】
【課題を解決するための手段】本発明によれば、第１の
入力電圧と第２の入力電圧との積を演算するマルチプラ
イヤにおいて、第１及び第２のトランジスタから成る第
１のトランジスタ対と、第３及び第４のトランジスタか
ら成る第２のトランジスタ対と、前記第１のトランジス
タのコレクタと前記第３又は第４のトランジスタのうち
一方のトランジスタのコレクタとを互いに接続して構成
された第１の出力端子と、前記第２のトランジスタのコ
レクタと前記第３又は第４のトランジスタのうち他方の
トランジスタのコレクタとを互いに接続して構成された
第２の出力端子と、前記第１，第２，第３及び第４のト
ランジスタの各エミッタが共通に接続される定電流源と
を有し、第１及び第２のトランジスタ対のベース間に
は、それぞれ第１の入力電圧及び第２の入力電圧相互間
の演算値によって定まる電圧を与え、前記第１及び第２
の出力端子間には、前記第１の入力電圧と第２の入力電
圧との積に相当する出力信号が出力されることを特徴と
するマルチプライヤが得られる。
入力電圧と第２の入力電圧との積を演算するマルチプラ
イヤにおいて、第１及び第２のトランジスタから成る第
１のトランジスタ対と、第３及び第４のトランジスタか
ら成る第２のトランジスタ対と、前記第１のトランジス
タのコレクタと前記第３又は第４のトランジスタのうち
一方のトランジスタのコレクタとを互いに接続して構成
された第１の出力端子と、前記第２のトランジスタのコ
レクタと前記第３又は第４のトランジスタのうち他方の
トランジスタのコレクタとを互いに接続して構成された
第２の出力端子と、前記第１，第２，第３及び第４のト
ランジスタの各エミッタが共通に接続される定電流源と
を有し、第１及び第２のトランジスタ対のベース間に
は、それぞれ第１の入力電圧及び第２の入力電圧相互間
の演算値によって定まる電圧を与え、前記第１及び第２
の出力端子間には、前記第１の入力電圧と第２の入力電
圧との積に相当する出力信号が出力されることを特徴と
するマルチプライヤが得られる。
【００３０】
【実施例】以下、本発明の一実施例に係るマルチプライ
ヤについて図面を参照して説明する。
ヤについて図面を参照して説明する。
【００３１】本実施例のマルチプライヤの基本単位セル
は、図１に示すように、互いにエミッタを共通に接続さ
れた第１のトランジスタＱ１及び第２のトランジスタＱ
２から成る第１のトランジスタ対（Ｑ１，Ｑ２）と、同
様に、互いにエミッタを共通に接続された第３のトラン
ジスタＱ３及び第４のトランジスタＱ４から成る第２の
トランジスタ対（Ｑ３，Ｑ４）とを有している。第１の
トランジスタＱ１のコレクタと第４のトランジスタＱ４
のコレクタとは互いに接続されて第１の出力端子１を構
成している。また、第２のトランジスタＱ２のコレクタ
と第３のトランジスタＱ３のコレクタとは互いに接続さ
れて第２の出力端子２を構成している。
は、図１に示すように、互いにエミッタを共通に接続さ
れた第１のトランジスタＱ１及び第２のトランジスタＱ
２から成る第１のトランジスタ対（Ｑ１，Ｑ２）と、同
様に、互いにエミッタを共通に接続された第３のトラン
ジスタＱ３及び第４のトランジスタＱ４から成る第２の
トランジスタ対（Ｑ３，Ｑ４）とを有している。第１の
トランジスタＱ１のコレクタと第４のトランジスタＱ４
のコレクタとは互いに接続されて第１の出力端子１を構
成している。また、第２のトランジスタＱ２のコレクタ
と第３のトランジスタＱ３のコレクタとは互いに接続さ
れて第２の出力端子２を構成している。
【００３２】第１，第２，第３及び第４のトランジスタ
Ｑ１〜Ｑ４の各エミッタは互いに共通に接続されて定電
流源３に接続されている。第１のトランジスタＱ１のベ
ースは入力端子４に接続され、第２のトランジスタＱ２
のベースは入力端子５に接続されている。一方、第３の
トランジスタＱ３のベースは入力端子６に接続され、第
４のトランジスタＱ４のベースは入力端子７に接続され
ている。また、入力端子４と入力端子５の間には端子８
が設けられ、入力端子６と入力端子７の間には端子９が
設けられている。
Ｑ１〜Ｑ４の各エミッタは互いに共通に接続されて定電
流源３に接続されている。第１のトランジスタＱ１のベ
ースは入力端子４に接続され、第２のトランジスタＱ２
のベースは入力端子５に接続されている。一方、第３の
トランジスタＱ３のベースは入力端子６に接続され、第
４のトランジスタＱ４のベースは入力端子７に接続され
ている。また、入力端子４と入力端子５の間には端子８
が設けられ、入力端子６と入力端子７の間には端子９が
設けられている。
【００３３】以下、本実施例のマルチプライヤの動作に
ついて詳しく説明する。
ついて詳しく説明する。
【００３４】図１において、入力端子４と８の間には１
／２Ｖ1 の電圧、入力端子５と８の間には−１／２Ｖ1
の電圧を印加し、一方、入力端子６と９の間には１／２
Ｖ1−Ｖ2 の電圧、入力端子７と９の間には−１／２Ｖ1
−Ｖ2 の電圧を印加するものとする。
／２Ｖ1 の電圧、入力端子５と８の間には−１／２Ｖ1
の電圧を印加し、一方、入力端子６と９の間には１／２
Ｖ1−Ｖ2 の電圧、入力端子７と９の間には−１／２Ｖ1
−Ｖ2 の電圧を印加するものとする。
【００３５】図１において、各トランジスタ間の整合性
は良いと仮定し、ベース幅変調を無視すると、それぞれ
のトランジスタＱ１，Ｑ２，Ｑ３及びＱ４のコレクタ電
流はそれぞれ
は良いと仮定し、ベース幅変調を無視すると、それぞれ
のトランジスタＱ１，Ｑ２，Ｑ３及びＱ４のコレクタ電
流はそれぞれ
【００３６】
【数１５】
【００３７】
【数１６】
【００３８】
【数１７】
【００３９】
【数１８】
【００４０】と表わされる。
【００４１】図１に示すように、基本回路セルは１つの
定電流源３で駆動されているから ＩC1＋ＩC2＋ＩC3＋ＩC4＝αF ＩO （２０） （１６）〜（１９）式の共通項
定電流源３で駆動されているから ＩC1＋ＩC2＋ＩC3＋ＩC4＝αF ＩO （２０） （１６）〜（１９）式の共通項
【００４２】
【数１９】
【００４３】は（１６）〜（１９）式を（２０）式に代
入することによって得られ、（２１）式であらわされ
る。
入することによって得られ、（２１）式であらわされ
る。
【００４４】
【数２０】
【００４５】また、出力端子１及び２に流れる電流ＩL
及びＩR の差であらわされる差動出力電流は
及びＩR の差であらわされる差動出力電流は
【００４６】
【数２１】
【００４７】（２２）式に（２１）式を代入すると
【００４８】
【数２２】
【００４９】と求まる。（２３）式は（１３）式に示さ
れるギルバートマルチプライヤの差動出力電流と比較す
ると、αF かαF2かの差しかない。
れるギルバートマルチプライヤの差動出力電流と比較す
ると、αF かαF2かの差しかない。
【００５０】一般に、αF は０．９８〜０．９９程度で
あり、通常はαF ≒１として省略される場合が多い。従
って（２３）式で示される入出力特性を持つ回路は、従
来例で説明したギルバートマルチプライヤと実質上同様
な動作が可能である。
あり、通常はαF ≒１として省略される場合が多い。従
って（２３）式で示される入出力特性を持つ回路は、従
来例で説明したギルバートマルチプライヤと実質上同様
な動作が可能である。
【００５１】しかも、図１に示されたマルチプライヤの
入出力特性も図２に示すように、従来のギルバートマル
チプライヤとほぼ同一である。
入出力特性も図２に示すように、従来のギルバートマル
チプライヤとほぼ同一である。
【００５２】尚、図１のマルチプライヤの入力電圧±１
／２Ｖ1 ，±１／２Ｖ1 −Ｖ2 は一般に、オペアンプな
どの差動増幅器を用いれば容易に実現出来るから、図１
の基本回路セルは簡単に実現できる。
／２Ｖ1 ，±１／２Ｖ1 −Ｖ2 は一般に、オペアンプな
どの差動増幅器を用いれば容易に実現出来るから、図１
の基本回路セルは簡単に実現できる。
【００５３】図３は基本回路セルに与えられる入力電圧
の生成回路をも含めたマルチプライヤ全体回路の一例を
示す。図３においては、トランジスタＱ１〜Ｑ４によっ
て、図１の場合と同様に、基本回路セルが構成されてお
り、差動対（Ｑ１，Ｑ３）のベース間には（−１／２Ｖ
1 −Ｖ2 ）、差動対（Ｑ２，Ｑ４）のベース間には（−
１／２Ｖ1 −Ｖ2 ）の電圧が与えられる。
の生成回路をも含めたマルチプライヤ全体回路の一例を
示す。図３においては、トランジスタＱ１〜Ｑ４によっ
て、図１の場合と同様に、基本回路セルが構成されてお
り、差動対（Ｑ１，Ｑ３）のベース間には（−１／２Ｖ
1 −Ｖ2 ）、差動対（Ｑ２，Ｑ４）のベース間には（−
１／２Ｖ1 −Ｖ2 ）の電圧が与えられる。
【００５４】上記したベース電圧を印加するために、差
動対（Ｑ５，Ｑ６）で入力電圧Ｖ2は電流変換され、更
に２対の差動対（Ｑ７，Ｑ８）、（Ｑ９，Ｑ１０）のト
ランジスタＱ８，Ｑ１０で電圧変換され、それぞれの差
動対（Ｑ１，Ｑ３）、（Ｑ２，Ｑ４）に逆相入力電圧Ｖ
2 として与えられる。各差動対（Ｑ１，Ｑ３）、（Ｑ
２，Ｑ４）の正相入力電圧はそれぞれ１／２Ｖ1 ，−１
／２Ｖ1 であるから、それぞれの差動対（Ｑ１，Ｑ
３）、（Ｑ２，Ｑ４）への差動入力電圧はそれぞれ１／
２Ｖ1 −Ｖ2 ，−１／２Ｖ1 −Ｖ2 となり、所望の差動
入力電圧が得られる。
動対（Ｑ５，Ｑ６）で入力電圧Ｖ2は電流変換され、更
に２対の差動対（Ｑ７，Ｑ８）、（Ｑ９，Ｑ１０）のト
ランジスタＱ８，Ｑ１０で電圧変換され、それぞれの差
動対（Ｑ１，Ｑ３）、（Ｑ２，Ｑ４）に逆相入力電圧Ｖ
2 として与えられる。各差動対（Ｑ１，Ｑ３）、（Ｑ
２，Ｑ４）の正相入力電圧はそれぞれ１／２Ｖ1 ，−１
／２Ｖ1 であるから、それぞれの差動対（Ｑ１，Ｑ
３）、（Ｑ２，Ｑ４）への差動入力電圧はそれぞれ１／
２Ｖ1 −Ｖ2 ，−１／２Ｖ1 −Ｖ2 となり、所望の差動
入力電圧が得られる。
【００５５】
【発明の効果】以上説明したように本発明は、４つのト
ランジスタを１つの定電流源で駆動したので、低電圧動
作可能なマルチプライヤが得られ、しかもギルバートマ
ルチプライヤと特性がほぼ同一となるという結果を有す
る。
ランジスタを１つの定電流源で駆動したので、低電圧動
作可能なマルチプライヤが得られ、しかもギルバートマ
ルチプライヤと特性がほぼ同一となるという結果を有す
る。
【図１】本発明の一実施例に係るマルチプライヤセルの
回路構成を示す図である。
回路構成を示す図である。
【図２】図１に示したマルチプライヤセルの入出力特性
を示す図である。
を示す図である。
【図３】図１に示したマルチプライヤセルを含むマルチ
プライヤの全体回路の一例を示す図である。
プライヤの全体回路の一例を示す図である。
【図４】従来のマルチプライヤセルの回路構成を示す図
である。
である。
Claims (2)
- 【請求項１】 第１の入力電圧と第２の入力電圧との積
を演算するマルチプライヤにおいて、第１及び第２のト
ランジスタから成る第１のトランジスタ対と、第３及び
第４のトランジスタから成る第２のトランジスタ対と、
前記第１のトランジスタのコレクタと前記第３又は第４
のトランジスタのうち一方のトランジスタのコレクタと
を互いに接続して構成された第１の出力端子と、前記第
２のトランジスタのコレクタと前記第３又は第４のトラ
ンジスタのうち他方のトランジスタのコレクタとを互い
に接続して構成された第２の出力端子と、前記第１，第
２，第３及び第４のトランジスタの各エミッタが共通に
接続される定電流源とを有し、第１及び第２のトランジ
スタ対のベース間には、それぞれ第１の入力電圧及び第
２の入力電圧相互間の演算値によって定まる電圧を与
え、前記第１及び第２の出力端子間には、前記第１の入
力電圧と第２の入力電圧との積に相当する出力信号が出
力されることを特徴とするマルチプライヤ。 - 【請求項２】 請求項１記載のマルチプライヤにおい
て、更に、前記第１のトランジスタ対のベース間に（１
／２Ｖ1 ）−Ｖ2 で表される電圧を与える回路と、前記
第２のトランジスタ対のベース間に（−１／２Ｖ1 ）−
Ｖ2 で表される電圧を与える回路とを有することを特徴
とするマルチプライヤ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4328258A JP3037004B2 (ja) | 1992-12-08 | 1992-12-08 | マルチプライヤ |
| AU52230/93A AU670974B2 (en) | 1992-12-08 | 1993-12-07 | Analog multiplier operable on a low supply voltage |
| EP93119703A EP0601543A1 (en) | 1992-12-08 | 1993-12-07 | Analog multiplier operable on a low supply voltage |
| KR1019930026678A KR970005020B1 (ko) | 1992-12-08 | 1993-12-07 | 낮은 공급 전압에서 동작가능한 아날로그 곱셈기 |
| CA002110932A CA2110932C (en) | 1992-12-08 | 1993-12-08 | Analog multiplier operable on a low supply voltage |
| US08/458,008 US5576653A (en) | 1992-12-08 | 1995-06-01 | Analog multiplier operable on a low supply voltage |
| US08/917,689 US5886560A (en) | 1992-12-08 | 1997-08-26 | Analog multiplier operable on a low supply voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4328258A JP3037004B2 (ja) | 1992-12-08 | 1992-12-08 | マルチプライヤ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06176178A true JPH06176178A (ja) | 1994-06-24 |
| JP3037004B2 JP3037004B2 (ja) | 2000-04-24 |
Family
ID=18208214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4328258A Expired - Lifetime JP3037004B2 (ja) | 1992-12-08 | 1992-12-08 | マルチプライヤ |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5576653A (ja) |
| EP (1) | EP0601543A1 (ja) |
| JP (1) | JP3037004B2 (ja) |
| KR (1) | KR970005020B1 (ja) |
| AU (1) | AU670974B2 (ja) |
| CA (1) | CA2110932C (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3037004B2 (ja) * | 1992-12-08 | 2000-04-24 | 日本電気株式会社 | マルチプライヤ |
| JPH06208635A (ja) * | 1993-01-11 | 1994-07-26 | Nec Corp | マルチプライヤ |
| CA2144240C (en) * | 1994-03-09 | 1999-03-23 | Katsuji Kimura | Analog multiplier using multitail cell |
| GB2290896B (en) * | 1994-06-13 | 1998-09-23 | Nec Corp | MOS four-quadrant multiplier |
| JP2555990B2 (ja) * | 1994-08-03 | 1996-11-20 | 日本電気株式会社 | マルチプライヤ |
| US5831468A (en) * | 1994-11-30 | 1998-11-03 | Nec Corporation | Multiplier core circuit using quadritail cell for low-voltage operation on a semiconductor integrated circuit device |
| JPH09219630A (ja) * | 1995-12-08 | 1997-08-19 | Nec Corp | 差動回路 |
| US5650743A (en) * | 1995-12-12 | 1997-07-22 | National Semiconductor Corporation | Common mode controlled signal multiplier |
| GB2312064A (en) * | 1996-04-12 | 1997-10-15 | Nec Corp | Analog multiplier |
| US5783954A (en) * | 1996-08-12 | 1998-07-21 | Motorola, Inc. | Linear voltage-to-current converter |
| JP2900995B2 (ja) * | 1996-08-19 | 1999-06-02 | 日本電気株式会社 | 電圧加算回路 |
| JP2910695B2 (ja) * | 1996-08-30 | 1999-06-23 | 日本電気株式会社 | コスタスループ搬送波再生回路 |
| US6208192B1 (en) * | 1996-12-05 | 2001-03-27 | National Science Council | Four-quadrant multiplier for operation of MOSFET devices in saturation region |
| FI980005L (fi) | 1998-01-02 | 1999-07-03 | Nokia Mobile Phones Ltd | Integroitu kertojapiiri |
| IT1316688B1 (it) * | 2000-02-29 | 2003-04-24 | St Microelectronics Srl | Moltiplicatore analogico a bassa tensione di alimentazione |
| US7113022B2 (en) * | 2003-09-15 | 2006-09-26 | Samsung Electronics Co., Ltd. | Capacitance multiplier |
| US6982588B1 (en) * | 2004-06-16 | 2006-01-03 | Texas Instruments Incorporated | Inverse function method for semiconductor mixer linearity enhancement |
| IT201900016871A1 (it) * | 2019-09-20 | 2021-03-20 | St Microelectronics Srl | Circuito elettronico per triplicare la frequenza, in particolare per applicazioni in radiofrequenza nell'intervallo delle onde millimetriche |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750957A (en) * | 1980-09-12 | 1982-03-25 | Nisshin Flour Milling Co Ltd | Purification of pantethine |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4546275A (en) * | 1983-06-02 | 1985-10-08 | Georgia Tech Research Institute | Quarter-square analog four-quadrant multiplier using MOS integrated circuit technology |
| US4990803A (en) * | 1989-03-27 | 1991-02-05 | Analog Devices, Inc. | Logarithmic amplifier |
| JP2797470B2 (ja) * | 1989-06-29 | 1998-09-17 | 日本電気株式会社 | アナログ乗算器 |
| US5057716A (en) * | 1989-07-21 | 1991-10-15 | Kueng Martin | Linearly compensated slope multiplier |
| JP2556173B2 (ja) * | 1990-05-31 | 1996-11-20 | 日本電気株式会社 | マルチプライヤ |
| US5319267A (en) * | 1991-01-24 | 1994-06-07 | Nec Corporation | Frequency doubling and mixing circuit |
| EP0501827B1 (en) * | 1991-03-01 | 1996-04-17 | Kabushiki Kaisha Toshiba | Multiplying circuit |
| EP0503628A3 (en) * | 1991-03-13 | 1993-01-13 | Nec Corporation | Multiplier and squaring circuit to be used for the same |
| JP2661394B2 (ja) * | 1991-04-08 | 1997-10-08 | 日本電気株式会社 | 掛算回路 |
| US5157350A (en) * | 1991-10-31 | 1992-10-20 | Harvey Rubens | Analog multipliers |
| JP3159331B2 (ja) * | 1992-03-31 | 2001-04-23 | ソニー株式会社 | 信号入力判定装置及び比較回路 |
| JP3037004B2 (ja) * | 1992-12-08 | 2000-04-24 | 日本電気株式会社 | マルチプライヤ |
| CA2111945C (en) * | 1992-12-21 | 1997-12-09 | Katsuji Kimura | Analog multiplier using an octotail cell or a quadritail cell |
| US5331289A (en) * | 1993-02-08 | 1994-07-19 | Tektronix, Inc. | Translinear fT multiplier |
| GB2284116B (en) * | 1993-10-27 | 1998-10-07 | Nec Corp | Frequency multiplier and mixing circuit |
| US5523717A (en) * | 1993-11-10 | 1996-06-04 | Nec Corporation | Operational transconductance amplifier and Bi-MOS multiplier |
| US5578965A (en) * | 1994-06-13 | 1996-11-26 | Nec Corporation | Tunable operational transconductance amplifier and two-quadrant multiplier employing MOS transistors |
-
1992
- 1992-12-08 JP JP4328258A patent/JP3037004B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-07 AU AU52230/93A patent/AU670974B2/en not_active Ceased
- 1993-12-07 KR KR1019930026678A patent/KR970005020B1/ko not_active Expired - Fee Related
- 1993-12-07 EP EP93119703A patent/EP0601543A1/en not_active Withdrawn
- 1993-12-08 CA CA002110932A patent/CA2110932C/en not_active Expired - Fee Related
-
1995
- 1995-06-01 US US08/458,008 patent/US5576653A/en not_active Expired - Fee Related
-
1997
- 1997-08-26 US US08/917,689 patent/US5886560A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750957A (en) * | 1980-09-12 | 1982-03-25 | Nisshin Flour Milling Co Ltd | Purification of pantethine |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2110932C (en) | 1998-06-30 |
| CA2110932A1 (en) | 1994-06-09 |
| US5886560A (en) | 1999-03-23 |
| AU670974B2 (en) | 1996-08-08 |
| KR940015786A (ko) | 1994-07-21 |
| AU5223093A (en) | 1994-06-23 |
| EP0601543A1 (en) | 1994-06-15 |
| KR970005020B1 (ko) | 1997-04-11 |
| JP3037004B2 (ja) | 2000-04-24 |
| US5576653A (en) | 1996-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06176178A (ja) | マルチプライヤ | |
| US5883539A (en) | Differential circuit and multiplier | |
| JPH0452645B2 (ja) | ||
| JP2874616B2 (ja) | Ｏｔａ及びマルチプライヤ | |
| US7024448B2 (en) | Multiplier | |
| JP2887993B2 (ja) | 周波数ミキサ回路 | |
| JP2884869B2 (ja) | 周波数ミキサ回路 | |
| JP2001344559A (ja) | アナログ乗算回路および可変利得増幅回路 | |
| JPH0561994A (ja) | 指数関数回路 | |
| JP2885250B2 (ja) | 周波数逓倍ミキサ回路 | |
| EP0598385A1 (en) | Analog multiplier | |
| JPH10276049A (ja) | トランスリニアマルチプライヤ | |
| US7061300B2 (en) | Low supply voltage analog multiplier | |
| US5914639A (en) | Amplifier with common base input stage | |
| JP3106584B2 (ja) | 掛算回路 | |
| JP3171137B2 (ja) | トランスリニア・マルチプライヤ | |
| JPH0478044B2 (ja) | ||
| JPH04343505A (ja) | ４現象乗算回路 | |
| JPH09298423A (ja) | バイポーラマルチプライヤ | |
| JP2900879B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH0328581Y2 (ja) | ||
| JPH05114823A (ja) | 周波数ミキサ回路 | |
| JP3000698B2 (ja) | 周波数逓倍・ミキサ回路 | |
| US6031409A (en) | Three-input multiplier and multiplier core circuit used therefor | |
| JP3326635B2 (ja) | アンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960827 |