JPH06177482A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH06177482A JPH06177482A JP33027692A JP33027692A JPH06177482A JP H06177482 A JPH06177482 A JP H06177482A JP 33027692 A JP33027692 A JP 33027692A JP 33027692 A JP33027692 A JP 33027692A JP H06177482 A JPH06177482 A JP H06177482A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor laser
- mesa
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 半導体レーザの製造方法に関し、自己整合埋
め込み構造の半導体レーザをｐ型半導体基板を用いて形
成することを可能にすると共に結晶成長を一回で済ませ
ることができるようにする。 【構成】 ｐ型半導体基板１１の表面をメサ・エッチン
グしてストライプのメサ１１Ａを形成し、そのメサ１１
Ａが形成されたｐ型半導体基板１１上に高濃度にセレン
を含有したｎ型ＩｎＰ電流狭窄層１３を成長させて前記
メサ１１Ａを自己整合埋め込みし、引き続いて半導体レ
ーザを構成するのに必要な諸半導体層、即ち、ｐ型Ｉｎ
Ｐクラッド層１４、ＩｎＧａＡｓＰ活性層１５、ｎ型Ｉ
ｎＰクラッド層１６、ｎ型ＩｎＧａＡｓＰコンタクト層
１７などを成長させ、その後、通常の技法を適用して電
極コンタクト窓をもった絶縁膜の形成、ｎ側電極及びｐ
側電極の形成を行う。
め込み構造の半導体レーザをｐ型半導体基板を用いて形
成することを可能にすると共に結晶成長を一回で済ませ
ることができるようにする。 【構成】 ｐ型半導体基板１１の表面をメサ・エッチン
グしてストライプのメサ１１Ａを形成し、そのメサ１１
Ａが形成されたｐ型半導体基板１１上に高濃度にセレン
を含有したｎ型ＩｎＰ電流狭窄層１３を成長させて前記
メサ１１Ａを自己整合埋め込みし、引き続いて半導体レ
ーザを構成するのに必要な諸半導体層、即ち、ｐ型Ｉｎ
Ｐクラッド層１４、ＩｎＧａＡｓＰ活性層１５、ｎ型Ｉ
ｎＰクラッド層１６、ｎ型ＩｎＧａＡｓＰコンタクト層
１７などを成長させ、その後、通常の技法を適用して電
極コンタクト窓をもった絶縁膜の形成、ｎ側電極及びｐ
側電極の形成を行う。
Description
【０００１】
【産業上の利用分野】本発明は、光通信或いは光ネット
・ワークなどに於ける光源として用いられている半導体
レーザを製造する方法の改良に関する。
・ワークなどに於ける光源として用いられている半導体
レーザを製造する方法の改良に関する。
【０００２】一般に、半導体レーザは発光の為の領域及
び電流狭窄の為の領域という機能が全く異なった領域を
併せもたなければならないので、通常は最低で三回の結
晶成長が行われ、しかも、その成長の間にはマスク付け
やエッチングなどのプロセスも必要であって、その複雑
さが製造歩留りの低下、従って、コストの上昇を招来し
ているので、このような問題を解消しなければならな
い。
び電流狭窄の為の領域という機能が全く異なった領域を
併せもたなければならないので、通常は最低で三回の結
晶成長が行われ、しかも、その成長の間にはマスク付け
やエッチングなどのプロセスも必要であって、その複雑
さが製造歩留りの低下、従って、コストの上昇を招来し
ているので、このような問題を解消しなければならな
い。
【０００３】
【従来の技術】前記のような問題を解消するには、結晶
成長の回数を減少させることが有効であり、これについ
て、今までに種々な技術が報告されている。図２乃至図
４は結晶成長の回数を減少させた従来例（要すれば、１
９９２年春季第３９回応用物理学関係連合講演会 ３０
ａ−ＳＦ−２８ 近藤他「ＭＯＶＰＥ法を用いた１．５
５μｍ帯自己整合埋込み構造レーザの作製」を参照）を
解説する為の工程要所に於ける半導体レーザを表した要
部切断正面図であり、以下、これ等の図を参照しつつ説
明する。
成長の回数を減少させることが有効であり、これについ
て、今までに種々な技術が報告されている。図２乃至図
４は結晶成長の回数を減少させた従来例（要すれば、１
９９２年春季第３９回応用物理学関係連合講演会 ３０
ａ−ＳＦ−２８ 近藤他「ＭＯＶＰＥ法を用いた１．５
５μｍ帯自己整合埋込み構造レーザの作製」を参照）を
解説する為の工程要所に於ける半導体レーザを表した要
部切断正面図であり、以下、これ等の図を参照しつつ説
明する。
【０００４】図２参照 ２−（１） ｎ型ＩｎＰ基板１上にＩｎＧａＡｓＰ活性層２及びｐ型
ＩｎＰクラッド層３を成長させる（一回目の成長）。 ２−（２） ｐ型ＩｎＰクラッド層３、ＩｎＧａＡｓＰ活性層２、ｎ
型ＩｎＰ基板１の一部をエッチングして幅が例えば１．
５〔μｍ〕のメサ部分を形成する。
ＩｎＰクラッド層３を成長させる（一回目の成長）。 ２−（２） ｐ型ＩｎＰクラッド層３、ＩｎＧａＡｓＰ活性層２、ｎ
型ＩｎＰ基板１の一部をエッチングして幅が例えば１．
５〔μｍ〕のメサ部分を形成する。
【０００５】図３参照 ３−（１） ｐ型ＩｎＰクラッド層４、ドーパントとして高濃度のセ
レン（Ｓｅ）を含有したｎ型ＩｎＰ電流狭窄層５を成長
させる。高濃度のＳｅを含むＩｎＰは、面指数が（１０
０）であるメサ頂面の微小な領域には成長しない性質が
あるので、ｎ型ＩｎＰ電流狭窄層５は、図示されている
ように、メサ部分の両側のみに成長する。
レン（Ｓｅ）を含有したｎ型ＩｎＰ電流狭窄層５を成長
させる。高濃度のＳｅを含むＩｎＰは、面指数が（１０
０）であるメサ頂面の微小な領域には成長しない性質が
あるので、ｎ型ＩｎＰ電流狭窄層５は、図示されている
ように、メサ部分の両側のみに成長する。
【０００６】図４参照 ４−（１） ｐ型ＩｎＰクラッド層６とｐ型ＩｎＧａＡｓＰコンタク
ト層７を形成する。
ト層７を形成する。
【０００７】このように、半導体レーザに必要な発光の
為の領域と電流狭窄の為の領域を持った構成を二回の結
晶成長で作成することができる。
為の領域と電流狭窄の為の領域を持った構成を二回の結
晶成長で作成することができる。
【０００８】
【発明が解決しようとする課題】前記従来の技術に於い
て、ｎ型ＩｎＰ電流狭窄層５を図示のような自己整合埋
め込み構造に形成できる理由は、前記したように、ドー
パントとしてＳｅを用いたことに起因している。Ｓｅは
ＩｎＰに対してｎ型を示すところから、ｐ型ＩｎＰ基板
を用いてｐ・ｎの導電型のみを反転させた前記構成の半
導体レーザは得ることはできず、また、結晶成長の回数
も従来の技術と比較すると一回減少しただけである。
て、ｎ型ＩｎＰ電流狭窄層５を図示のような自己整合埋
め込み構造に形成できる理由は、前記したように、ドー
パントとしてＳｅを用いたことに起因している。Ｓｅは
ＩｎＰに対してｎ型を示すところから、ｐ型ＩｎＰ基板
を用いてｐ・ｎの導電型のみを反転させた前記構成の半
導体レーザは得ることはできず、また、結晶成長の回数
も従来の技術と比較すると一回減少しただけである。
【０００９】本発明は、自己整合埋め込み構造の半導体
レーザをｐ型半導体基板を用いて形成することを可能に
すると共に結晶成長を一回で済ませることができるよう
にする。
レーザをｐ型半導体基板を用いて形成することを可能に
すると共に結晶成長を一回で済ませることができるよう
にする。
【００１０】
【課題を解決するための手段】本発明では、自己整合埋
め込み構造の半導体レーザの製造プロセス順序に僅かな
改変を加えることで、ｐ型半導体基板上に一回のみの連
続結晶成長を行って、この種の半導体レーザに必要な半
導体結晶層構成を得られるようにすることが基本になっ
ている。
め込み構造の半導体レーザの製造プロセス順序に僅かな
改変を加えることで、ｐ型半導体基板上に一回のみの連
続結晶成長を行って、この種の半導体レーザに必要な半
導体結晶層構成を得られるようにすることが基本になっ
ている。
【００１１】即ち、本発明に依る半導体レーザの製造方
法に於いては、ｐ型半導体基板（例えばｐ型ＩｎＰ基板
１１）の表面をメサ・エッチングしてストライプのメサ
（例えばメサ１１Ａ）を形成する工程と、次いで、前記
メサが形成されたｐ型半導体基板上に高濃度にセレンを
含有した半導体電流狭窄層（例えばｎ型ＩｎＰ電流狭窄
層１３）を成長させて前記メサを自己整合埋め込みして
から引き続いて半導体レーザを構成するのに必要な活性
層を含む諸半導体層（例えばｐ型ＩｎＰクラッド層１
４、ＩｎＧａＡｓＰ活性層１５、ｎ型ＩｎＰクラッド層
１６、ｎ型ＩｎＧａＡｓＰコンタクト層１７など）を成
長させる工程が含まれてなることを特徴とする。
法に於いては、ｐ型半導体基板（例えばｐ型ＩｎＰ基板
１１）の表面をメサ・エッチングしてストライプのメサ
（例えばメサ１１Ａ）を形成する工程と、次いで、前記
メサが形成されたｐ型半導体基板上に高濃度にセレンを
含有した半導体電流狭窄層（例えばｎ型ＩｎＰ電流狭窄
層１３）を成長させて前記メサを自己整合埋め込みして
から引き続いて半導体レーザを構成するのに必要な活性
層を含む諸半導体層（例えばｐ型ＩｎＰクラッド層１
４、ＩｎＧａＡｓＰ活性層１５、ｎ型ＩｎＰクラッド層
１６、ｎ型ＩｎＧａＡｓＰコンタクト層１７など）を成
長させる工程が含まれてなることを特徴とする。
【００１２】
【作用】前記手段を採ることに依り、自己整合埋め込み
構造の半導体レーザをｐ型半導体基板を用いて作成する
ことができると共に半導体レーザを構成するのに必要な
半導体層を一回の連続成長で実現することができるの
で、その製造工程は著しく簡単化され、従って、製造歩
留りの向上、コストの低減に大きく寄与することができ
る。
構造の半導体レーザをｐ型半導体基板を用いて作成する
ことができると共に半導体レーザを構成するのに必要な
半導体層を一回の連続成長で実現することができるの
で、その製造工程は著しく簡単化され、従って、製造歩
留りの向上、コストの低減に大きく寄与することができ
る。
【００１３】
【実施例】図１は本発明一実施例を解説する為の工程要
所に於ける半導体レーザを表す要部切断正面図であり、
以下、この図を参照しつつ説明する。 （１）リソグラフィ技術に於けるレジスト・プロセス並
びにドライ・エッチング法を適用することに依り、ｐ型
ＩｎＰ基板１１のメサ・エッチングを行って幅が例えば
１〔μｍ〕、高さが例えば１．５〔μｍ〕のストライプ
のメサ１１Ａを形成する。
所に於ける半導体レーザを表す要部切断正面図であり、
以下、この図を参照しつつ説明する。 （１）リソグラフィ技術に於けるレジスト・プロセス並
びにドライ・エッチング法を適用することに依り、ｐ型
ＩｎＰ基板１１のメサ・エッチングを行って幅が例えば
１〔μｍ〕、高さが例えば１．５〔μｍ〕のストライプ
のメサ１１Ａを形成する。
【００１４】（２）有機金属気相堆積（ｍｅｔａｌｏｒ
ｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘ
ｙ：ＭＯＶＰＥ）法を適用することに依って、メサ１１
Ａをもったｐ型ＩｎＰ基板１１上にｐ型ＩｎＰクラッド
層１２、ｎ型ＩｎＰ電流狭窄層１３、ｐ型ＩｎＰクラッ
ド層１４、ＩｎＧａＡｓＰ活性層１５、ｎ型ＩｎＰクラ
ッド層１６、ｎ型ＩｎＧａＡｓＰコンタクト層１７を形
成する。
ｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘ
ｙ：ＭＯＶＰＥ）法を適用することに依って、メサ１１
Ａをもったｐ型ＩｎＰ基板１１上にｐ型ＩｎＰクラッド
層１２、ｎ型ＩｎＰ電流狭窄層１３、ｐ型ＩｎＰクラッ
ド層１４、ＩｎＧａＡｓＰ活性層１５、ｎ型ＩｎＰクラ
ッド層１６、ｎ型ＩｎＧａＡｓＰコンタクト層１７を形
成する。
【００１５】ここで、各半導体層に関する主要なデータ
を例示すると次の通りである。 ｐ型ＩｎＰ基板１１について 不純物濃度：１×１０18〔cm-3〕 ｐ型ＩｎＰクラッド層１２について 不純物濃度：１×１０18〔cm-3〕 厚さ：１〔μｍ〕（メサ１１Ａの頂面に於いて） ｎ型ＩｎＰ電流狭窄層１３について 不純物：Ｓｅ 不純物濃度：１×１０19〔cm-3〕 厚さ：１〔μｍ〕 ｐ型ＩｎＰクラッド層１４について 不純物濃度：１×１０18〔cm-3〕 厚さ：０．５〔μｍ〕 ＩｎＧａＡｓＰ活性層１５について 厚さ：０．１〔μｍ〕 ｎ型ＩｎＰクラッド層１６について 不純物濃度：１×１０18〔cm-3〕 厚さ：２〔μｍ〕 ｎ型ＩｎＧａＡｓＰコンタクト層１７について 不純物濃度：３×１０18〔cm-3〕 厚さ：０．２〔μｍ〕
を例示すると次の通りである。 ｐ型ＩｎＰ基板１１について 不純物濃度：１×１０18〔cm-3〕 ｐ型ＩｎＰクラッド層１２について 不純物濃度：１×１０18〔cm-3〕 厚さ：１〔μｍ〕（メサ１１Ａの頂面に於いて） ｎ型ＩｎＰ電流狭窄層１３について 不純物：Ｓｅ 不純物濃度：１×１０19〔cm-3〕 厚さ：１〔μｍ〕 ｐ型ＩｎＰクラッド層１４について 不純物濃度：１×１０18〔cm-3〕 厚さ：０．５〔μｍ〕 ＩｎＧａＡｓＰ活性層１５について 厚さ：０．１〔μｍ〕 ｎ型ＩｎＰクラッド層１６について 不純物濃度：１×１０18〔cm-3〕 厚さ：２〔μｍ〕 ｎ型ＩｎＧａＡｓＰコンタクト層１７について 不純物濃度：３×１０18〔cm-3〕 厚さ：０．２〔μｍ〕
【００１６】（３）プラズマ化学気相堆積（ｐｌａｓｍ
ａ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔ
ｉｏｎ：Ｐ−ＣＶＤ）法を適用することに依り、厚さ例
えば３００〔ｎｍ〕のＳｉＯ2 からなる絶縁膜１８を形
成する。
ａ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔ
ｉｏｎ：Ｐ−ＣＶＤ）法を適用することに依り、厚さ例
えば３００〔ｎｍ〕のＳｉＯ2 からなる絶縁膜１８を形
成する。
【００１７】（４）リソグラフィ技術に於けるレジスト
・プロセス及びエッチャントをフッ化水素酸とするウエ
ット・エッチング法を適用することに依り、ＳｉＯ2 か
らなる絶縁膜１８の選択的エッチングを行ってストライ
プの電極コンタクト窓を形成する。この電極コンタクト
窓内には、勿論、ｎ型ＩｎＧａＡｓＰコンタクト層１７
の一部が表出される。
・プロセス及びエッチャントをフッ化水素酸とするウエ
ット・エッチング法を適用することに依り、ＳｉＯ2 か
らなる絶縁膜１８の選択的エッチングを行ってストライ
プの電極コンタクト窓を形成する。この電極コンタクト
窓内には、勿論、ｎ型ＩｎＧａＡｓＰコンタクト層１７
の一部が表出される。
【００１８】（５）真空蒸着法を適用することに依っ
て、厚さ例えば１００〔ｎｍ〕／１００〔ｎｍ〕のＡｕ
Ｇｅ／Ａｕからなるｎ側電極１９を形成する。
て、厚さ例えば１００〔ｎｍ〕／１００〔ｎｍ〕のＡｕ
Ｇｅ／Ａｕからなるｎ側電極１９を形成する。
【００１９】（６）真空蒸着法を適用することに依っ
て、厚さ例えば１００〔ｎｍ〕／１００〔ｎｍ〕／２０
０〔ｎｍ〕のＡｕ／Ｚｎ／Ａｕからなるｐ側電極２０を
形成する。
て、厚さ例えば１００〔ｎｍ〕／１００〔ｎｍ〕／２０
０〔ｎｍ〕のＡｕ／Ｚｎ／Ａｕからなるｐ側電極２０を
形成する。
【００２０】前記したところから明らかなように、半導
体レーザを構成するのに必要な結晶成長は僅か一回で済
んでいる。
体レーザを構成するのに必要な結晶成長は僅か一回で済
んでいる。
【００２１】本発明は前記実施例に限定されることな
く、他に多くの改変を行うことが可能である。
く、他に多くの改変を行うことが可能である。
【００２２】例えば、ｎ型ＩｎＰ電流狭窄層１３の上に
は、ＩｎＧａＡｓＰ活性層１５のみでなく、その屈折率
を制御する為の光ガイド層をもつものを形成することも
可能である。但し、このような構成のものでは、結晶成
長を二回必要とする場合もあるが、その場合、若し、本
発明を用いなければ結晶成長は更に一回、従って、合計
三回必要となる筈である。
は、ＩｎＧａＡｓＰ活性層１５のみでなく、その屈折率
を制御する為の光ガイド層をもつものを形成することも
可能である。但し、このような構成のものでは、結晶成
長を二回必要とする場合もあるが、その場合、若し、本
発明を用いなければ結晶成長は更に一回、従って、合計
三回必要となる筈である。
【００２３】
【発明の効果】本発明に依る半導体レーザの製造方法に
於いては、ｐ型半導体基板の表面をメサ・エッチングし
てストライプのメサを形成し、そのメサが形成されたｐ
型半導体基板上に高濃度にセレンを含有した半導体電流
狭窄層を成長させて前記メサを自己整合埋め込みしてか
ら引き続いて半導体レーザを構成するのに必要な活性層
を含む諸半導体層を成長させる。
於いては、ｐ型半導体基板の表面をメサ・エッチングし
てストライプのメサを形成し、そのメサが形成されたｐ
型半導体基板上に高濃度にセレンを含有した半導体電流
狭窄層を成長させて前記メサを自己整合埋め込みしてか
ら引き続いて半導体レーザを構成するのに必要な活性層
を含む諸半導体層を成長させる。
【００２４】前記構成を採ることに依り、自己整合埋め
込み構造の半導体レーザをｐ型半導体基板を用いて作成
することができると共に半導体レーザを構成するのに必
要な半導体層を一回の連続成長で実現することができる
ので、その製造工程は著しく簡単化され、従って、製造
歩留りの向上、コストの低減に大きく寄与することがで
きる。
込み構造の半導体レーザをｐ型半導体基板を用いて作成
することができると共に半導体レーザを構成するのに必
要な半導体層を一回の連続成長で実現することができる
ので、その製造工程は著しく簡単化され、従って、製造
歩留りの向上、コストの低減に大きく寄与することがで
きる。
【図１】本発明一実施例を解説する為の工程要所に於け
る半導体レーザを表す要部切断正面図である。
る半導体レーザを表す要部切断正面図である。
【図２】結晶成長の回数を減少させた従来例を解説する
為の工程要所に於ける半導体レーザを表した要部切断正
面図である。
為の工程要所に於ける半導体レーザを表した要部切断正
面図である。
【図３】結晶成長の回数を減少させた従来例を解説する
為の工程要所に於ける半導体レーザを表した要部切断正
面図である。
為の工程要所に於ける半導体レーザを表した要部切断正
面図である。
【図４】結晶成長の回数を減少させた従来例を解説する
為の工程要所に於ける半導体レーザを表した要部切断正
面図である。
為の工程要所に於ける半導体レーザを表した要部切断正
面図である。
１１ ｐ型ＩｎＰ基板 １１Ａ メサ １２ ｐ型ＩｎＰクラッド層 １３ ｎ型ＩｎＰ電流狭窄層 １４ ｐ型ＩｎＰクラッド層 １５ ＩｎＧａＡｓＰ活性層 １６ ｎ型ＩｎＰクラッド層 １７ ｎ型ＩｎＧａＡｓＰコンタクト層 １８ 絶縁膜 １９ ｎ側電極 ２０ ｐ側電極
Claims (1)
- 【請求項１】ｐ型半導体基板の表面をメサ・エッチング
してストライプのメサを形成する工程と、 次いで、前記メサが形成されたｐ型半導体基板上に高濃
度にセレンを含有した半導体電流狭窄層を成長させて前
記メサを自己整合埋め込みしてから引き続いて半導体レ
ーザを構成するのに必要な活性層を含む諸半導体層を成
長させる工程が含まれてなることを特徴とする半導体レ
ーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33027692A JPH06177482A (ja) | 1992-12-10 | 1992-12-10 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33027692A JPH06177482A (ja) | 1992-12-10 | 1992-12-10 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177482A true JPH06177482A (ja) | 1994-06-24 |
Family
ID=18230844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33027692A Withdrawn JPH06177482A (ja) | 1992-12-10 | 1992-12-10 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177482A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701993B2 (en) | 2004-05-26 | 2010-04-20 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and a method of fabricating the same |
-
1992
- 1992-12-10 JP JP33027692A patent/JPH06177482A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701993B2 (en) | 2004-05-26 | 2010-04-20 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and a method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737351A (en) | Semiconductor laser including ridge structure extending between window regions | |
| JPH05304334A (ja) | 半導体レーザの製造方法 | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JPH08148752A (ja) | 半導体レーザ装置の製造方法、及び半導体レーザ装置 | |
| CN100476472C (zh) | 由单步金属有机化学气相沉积制造的掩埋式异质结构器件 | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| JP3007928B2 (ja) | 光半導体素子の製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP2675692B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2944312B2 (ja) | 半導体レーザ素子の製造方法 | |
| JPH0927656A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPH10117038A (ja) | 光半導体装置の製造方法 | |
| JPH08330665A (ja) | 光半導体レーザの製造方法 | |
| JP2626570B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2892122B2 (ja) | 半導体レーザの製造方法 | |
| JPH06188507A (ja) | 量子細線半導体レーザおよびその製造方法 | |
| KR100236003B1 (ko) | 반도체 레이저 다이오드 및 그 제조방법 | |
| JP2996221B2 (ja) | 半導体レーザ及びその製造方法 | |
| JPH0521891A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH0740623B2 (ja) | 半導体レーザの製造方法 | |
| JPH05235477A (ja) | 光半導体素子の製造方法 | |
| JPH1126874A (ja) | 光半導体素子 | |
| JPH04257285A (ja) | 半導体レーザの製造方法 | |
| JPH0555696A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |