JPH06181287A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06181287A JPH06181287A JP4334293A JP33429392A JPH06181287A JP H06181287 A JPH06181287 A JP H06181287A JP 4334293 A JP4334293 A JP 4334293A JP 33429392 A JP33429392 A JP 33429392A JP H06181287 A JPH06181287 A JP H06181287A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor device
- points
- present
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 メモリカードやメモリモジュール等のモジュ
ールのＩＣ実装点数を減らし、かつ、はんだ付点数を減
らことを目的とする。 【構成】 単体ＩＣ同士を外部リード２ａで接続して多
連化を図った。 【効果】 実装点数減少による実装時間の短縮と、はん
だ付点数を減らすことにより、はんだ付不具合を減少で
き、検査時間の短縮が計れる。
ールのＩＣ実装点数を減らし、かつ、はんだ付点数を減
らことを目的とする。 【構成】 単体ＩＣ同士を外部リード２ａで接続して多
連化を図った。 【効果】 実装点数減少による実装時間の短縮と、はん
だ付点数を減らすことにより、はんだ付不具合を減少で
き、検査時間の短縮が計れる。
Description
【０００１】
【産業上の利用分野】この発明は、外部リードやモール
ド樹脂によりＩＣを多連化した半導体装置に関するもの
である。
ド樹脂によりＩＣを多連化した半導体装置に関するもの
である。
【０００２】
【従来の技術】従来の半導体装置の構成について図５を
参照しながら説明する。図５（ａ）及び（ｂ）は、従来
の半導体装置の正面及び側面を示す図である。
参照しながら説明する。図５（ａ）及び（ｂ）は、従来
の半導体装置の正面及び側面を示す図である。
【０００３】図５において、１は樹脂モールド、２は外
部リードである。
部リードである。
【０００４】従来のＩＣは、１つのパッケージが個別に
なっており、メモリカードやメモリモジュール等のモジ
ュールに用いる場合、メモリ容量によって、実装基板に
複数個を搭載していた。
なっており、メモリカードやメモリモジュール等のモジ
ュールに用いる場合、メモリ容量によって、実装基板に
複数個を搭載していた。
【０００５】
【発明が解決しようとする課題】従来のＩＣは、以上の
ように構成されているので、モジュールに使用する場
合、ＩＣの実装点数が多くそれにより実装時間がかか
り、かつ、はんだ付点数が多いために、はんだ付部の不
具合の発生する可能性が高いという問題点があった。ま
た、検査にも時間がかかるという問題点があった。
ように構成されているので、モジュールに使用する場
合、ＩＣの実装点数が多くそれにより実装時間がかか
り、かつ、はんだ付点数が多いために、はんだ付部の不
具合の発生する可能性が高いという問題点があった。ま
た、検査にも時間がかかるという問題点があった。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、実装点数を減らすことができ
るので、実装時間の短縮を図ることができ、かつはんだ
付点数を減らすことができるので、はんだ付不具合を減
少することができ、また検査時間も短縮できる半導体装
置を得ることを目的とする。
るためになされたもので、実装点数を減らすことができ
るので、実装時間の短縮を図ることができ、かつはんだ
付点数を減らすことができるので、はんだ付不具合を減
少することができ、また検査時間も短縮できる半導体装
置を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、単体ＩＣ同士を外部リードで接続する
ことにより、多連化を図ったものである。
る半導体装置は、単体ＩＣ同士を外部リードで接続する
ことにより、多連化を図ったものである。
【０００８】この発明の請求項２に係る半導体装置は、
単体ＩＣのパッケージ同士をモールド樹脂で接続するこ
とにより、多連化を図ったものである。
単体ＩＣのパッケージ同士をモールド樹脂で接続するこ
とにより、多連化を図ったものである。
【０００９】この発明の請求項３に係る半導体装置は、
単体ＩＣ同士を外部リードで接続することにより多連化
を図り、さらに前記外部リードにおいて折り曲げること
により多層としたものである。
単体ＩＣ同士を外部リードで接続することにより多連化
を図り、さらに前記外部リードにおいて折り曲げること
により多層としたものである。
【００１０】この発明の請求項４に係る半導体装置は、
単体ＩＣ同士を外部リードで接続することにより多連化
を図り、さらに基板に実装したものである。
単体ＩＣ同士を外部リードで接続することにより多連化
を図り、さらに基板に実装したものである。
【００１１】
【作用】この発明に係る半導体装置においては、外部リ
ードによって単体ＩＣ同士が接続され、モールド樹脂に
よって単体ＩＣのパッケージ同士が接続されて多連化が
図られる。また、単体ＩＣ同士を接続する外部リードが
折り曲げられることにより、多層化が図られる。その結
果、実装点数を減らすことができ、実装時間を短縮で
き、かつ、はんだ付点数を減らすことができるので、は
んだ付不具合を減少しでき、また検査時間を短縮するこ
とができる。
ードによって単体ＩＣ同士が接続され、モールド樹脂に
よって単体ＩＣのパッケージ同士が接続されて多連化が
図られる。また、単体ＩＣ同士を接続する外部リードが
折り曲げられることにより、多層化が図られる。その結
果、実装点数を減らすことができ、実装時間を短縮で
き、かつ、はんだ付点数を減らすことができるので、は
んだ付不具合を減少しでき、また検査時間を短縮するこ
とができる。
【００１２】
実施例１．以下、この発明の実施例１の構成について図
１を参照しながら説明する。図１（ａ）及び（ｂ）は、
この発明の実施例１の正面及び側面を示す図である。な
お、各図中、同一符号は同一又は相当部分を示す。
１を参照しながら説明する。図１（ａ）及び（ｂ）は、
この発明の実施例１の正面及び側面を示す図である。な
お、各図中、同一符号は同一又は相当部分を示す。
【００１３】図１において、１は内部に単体ＩＣを含む
モールド樹脂、２は外部リード、２ａは単体ＩＣを接続
する外部リードである。
モールド樹脂、２は外部リード、２ａは単体ＩＣを接続
する外部リードである。
【００１４】単体ＩＣ同一を外部リード２ａで接続する
ことにより、多連化を簡単に図ることが可能であり、ひ
いては実装点数を減らすことができ、かつ、はんだ付点
数を減らすことができる。
ことにより、多連化を簡単に図ることが可能であり、ひ
いては実装点数を減らすことができ、かつ、はんだ付点
数を減らすことができる。
【００１５】実施例２．この発明の実施例２の構成につ
いて図２を参照しながら説明する。図２は、この発明の
実施例２の正面を示す図である。
いて図２を参照しながら説明する。図２は、この発明の
実施例２の正面を示す図である。
【００１６】図２において、１はモールド樹脂、２は外
部リード、２ａは単体１Ｃを接続する外部リード、３は
単体ＩＣのパッケージ同士をつなぐモールド樹脂部であ
る。
部リード、２ａは単体１Ｃを接続する外部リード、３は
単体ＩＣのパッケージ同士をつなぐモールド樹脂部であ
る。
【００１７】単体ＩＣのパッケージ同一をモールド樹脂
部３で接続することにより、多連化を簡単に図ることが
可能であり、ひいては実装点数を減らすことができ、か
つ、はんだ付点数を減らすことができる。
部３で接続することにより、多連化を簡単に図ることが
可能であり、ひいては実装点数を減らすことができ、か
つ、はんだ付点数を減らすことができる。
【００１８】実施例３．この発明の実施例３の構成につ
いて図３を参照しながら説明する。図３は、この発明の
実施例３の側面を示す図である。
いて図３を参照しながら説明する。図３は、この発明の
実施例３の側面を示す図である。
【００１９】図３において、１はモールド樹脂、２は外
部リード、２ｂは単体１Ｃを接続するリードを折り曲げ
た外部リードである。
部リード、２ｂは単体１Ｃを接続するリードを折り曲げ
た外部リードである。
【００２０】単体ＩＣ同士を外部リードで接続して多連
化を図り、かつ外部リード２ｂを折り曲げることによ
り、多層化を図ることができ、ひいては実装点数を減ら
すことができ、かつ、はんだ付点数を減らすことができ
る。
化を図り、かつ外部リード２ｂを折り曲げることによ
り、多層化を図ることができ、ひいては実装点数を減ら
すことができ、かつ、はんだ付点数を減らすことができ
る。
【００２１】実施例４．この発明の実施例４の構成につ
いて図４を参照しながら説明する。図４は、この発明の
実施例４の側面を示す図である。
いて図４を参照しながら説明する。図４は、この発明の
実施例４の側面を示す図である。
【００２２】図４において、１はモールド樹脂、２ａは
単体１Ｃを接続する外部リード、４は実装基板である。
単体１Ｃを接続する外部リード、４は実装基板である。
【００２３】単体ＩＣ同士を外部リード２ａで接続して
多連化を図り、実装基板４に設置することにより多層化
を図ることができ、ひいては実装点数を減らすことがで
き、かつ、はんだ付点数を減らすことができる。
多連化を図り、実装基板４に設置することにより多層化
を図ることができ、ひいては実装点数を減らすことがで
き、かつ、はんだ付点数を減らすことができる。
【００２４】なお、上記各実施例では、単体ＩＣを３連
接続したものを示したが個数は限定されない。また、実
装に関しては、実装基板４への搭載数及び実装面（片
面、両面）については限定されない。
接続したものを示したが個数は限定されない。また、実
装に関しては、実装基板４への搭載数及び実装面（片
面、両面）については限定されない。
【００２５】
【発明の効果】この発明の請求項１に係る半導体装置
は、以上説明したとおり、第１の単体ＩＣと第２の単体
ＩＣとを外部リードにより接続して多連化したので、実
装点数を減らすことができ、実装時間の短縮を図ること
ができ、かつはんだ付点数を減らすことができ、ひいて
は、はんだ付不具合を減少することができ、また検査時
間も短縮できるという効果を奏する。
は、以上説明したとおり、第１の単体ＩＣと第２の単体
ＩＣとを外部リードにより接続して多連化したので、実
装点数を減らすことができ、実装時間の短縮を図ること
ができ、かつはんだ付点数を減らすことができ、ひいて
は、はんだ付不具合を減少することができ、また検査時
間も短縮できるという効果を奏する。
【００２６】この発明の請求項２に係る半導体装置は、
以上説明したとおり、第１の単体ＩＣのパッケージと第
２の単体ＩＣのパッケージとをモールド樹脂により接続
して多連化したので、実装点数を減らすことができ、実
装時間の短縮を図ることができ、かつはんだ付点数を減
らすことができ、ひいては、はんだ付不具合を減少する
ことができ、また検査時間も短縮できるという効果を奏
する。
以上説明したとおり、第１の単体ＩＣのパッケージと第
２の単体ＩＣのパッケージとをモールド樹脂により接続
して多連化したので、実装点数を減らすことができ、実
装時間の短縮を図ることができ、かつはんだ付点数を減
らすことができ、ひいては、はんだ付不具合を減少する
ことができ、また検査時間も短縮できるという効果を奏
する。
【００２７】この発明の請求項３に係る半導体装置は、
以上説明したとおり、第１の単体ＩＣと第２の単体ＩＣ
とを外部リードにより接続して多連化し、かつ前記外部
リードにおいて折り曲げることにより多層としたので、
実装点数を減らすことができ、実装時間の短縮を図るこ
とができ、かつはんだ付点数を減らすことができ、ひい
ては、はんだ付不具合を減少することができ、また検査
時間も短縮できるという効果を奏する。
以上説明したとおり、第１の単体ＩＣと第２の単体ＩＣ
とを外部リードにより接続して多連化し、かつ前記外部
リードにおいて折り曲げることにより多層としたので、
実装点数を減らすことができ、実装時間の短縮を図るこ
とができ、かつはんだ付点数を減らすことができ、ひい
ては、はんだ付不具合を減少することができ、また検査
時間も短縮できるという効果を奏する。
【００２８】この発明の請求項４に係る半導体装置は、
以上説明したとおり、第１の単体ＩＣと第２の単体ＩＣ
とを外部リードにより接続して多連化し、かつ基板に実
装したので、実装点数を減らすことができ、実装時間の
短縮を図ることができ、かつはんだ付点数を減らすこと
ができ、ひいては、はんだ付不具合を減少することがで
き、また検査時間も短縮できるという効果を奏する。
以上説明したとおり、第１の単体ＩＣと第２の単体ＩＣ
とを外部リードにより接続して多連化し、かつ基板に実
装したので、実装点数を減らすことができ、実装時間の
短縮を図ることができ、かつはんだ付点数を減らすこと
ができ、ひいては、はんだ付不具合を減少することがで
き、また検査時間も短縮できるという効果を奏する。
【図１】この発明の実施例１を示す図である。
【図２】この発明の実施例２を示す図である。
【図３】この発明の実施例３を示す図である。
【図４】この発明の実施例４を示す図である。
【図５】従来の半導体装置を示す図である。
１ モールド樹脂 ２ 外部リード ２ａ 単体ＩＣを接続する外部リード ２ｂ 単体ＩＣを接続し折り曲げた外部リード ３ ＩＣパッケージをつなぐモールド樹脂部 ４ 実装基板
Claims (4)
- 【請求項１】 第１の単体ＩＣと第２の単体ＩＣとを外
部リードにより接続して多連化したことを特徴とする半
導体装置。 - 【請求項２】 第１の単体ＩＣのパッケージと第２の単
体ＩＣのパッケージとをモールド樹脂により接続して多
連化したことを特徴とする半導体装置。 - 【請求項３】 第１の単体ＩＣと第２の単体ＩＣとを外
部リードにより接続して多連化し、かつ前記外部リード
において折り曲げることにより多層としたことを特徴と
する半導体装置。 - 【請求項４】 第１の単体ＩＣと第２の単体ＩＣとを外
部リードにより接続して多連化し、かつ基板に実装した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4334293A JPH06181287A (ja) | 1992-12-15 | 1992-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4334293A JPH06181287A (ja) | 1992-12-15 | 1992-12-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06181287A true JPH06181287A (ja) | 1994-06-28 |
Family
ID=18275725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4334293A Pending JPH06181287A (ja) | 1992-12-15 | 1992-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06181287A (ja) |
-
1992
- 1992-12-15 JP JP4334293A patent/JPH06181287A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229960A (en) | Solid state memory modules and memory devices including such modules | |
| EP0408779B1 (en) | High density semiconductor memory module | |
| JPH05160290A (ja) | 回路モジュール | |
| JPS63296292A (ja) | 半導体装置 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| GB2237691A (en) | Semiconductor device and wiring board module | |
| KR20020021102A (ko) | 모듈 카드 및 그 제조 방법 | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
| JPS60200559A (ja) | メモリモジュール | |
| JPS6020932Y2 (ja) | 半導体装置 | |
| JP2595803B2 (ja) | 混成集積回路装置 | |
| JPH11317486A (ja) | 多足部品、及びその実装体 | |
| JPH1012660A (ja) | 表面実装用集積回路 | |
| JPH04267361A (ja) | リードレスチップキャリア | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPS6047448A (ja) | 半導体集積回路装置 | |
| JPH04199564A (ja) | 電子部品のパッケージ構造 | |
| JPH0299394A (ja) | メモリーカードモジュール | |
| JPH02143449A (ja) | 半導体封止容器 | |
| JPH05206361A (ja) | 半導体装置 | |
| JPH04343257A (ja) | 半導体集積回路のパッケージ | |
| JPH01215054A (ja) | 半導体装置 | |
| JPH06132472A (ja) | Ｉｃパッケージ | |
| JPH02116152A (ja) | 混成集積回路装置 |