JPH06196952A - イコライザフィルタ制御方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明はイコライザフィルタの制御方式に関
し、最適のフィルタ特性を設定することにより、再生マ
ージン向上を図ること。 【構成】イコライザフィルタ制御回路を、各２次ごとの
複数のｎ個の増幅回路と、各々の該増幅回路の増幅率を
制御する手段と、各々の該増幅回路の制御内容を蓄える
手段と、各々の該制御内容を任意に変更する手段で構成
し、必要に応じて、適時に、該制御内容を蓄える手段の
内容を該制御内容を変更する手段で変更することにより
達成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は任意のイコライザフィル
タ特性を得るイコライザフィルタ制御方式に関し、特に
磁気ディスク装置等のリードチャネルで、任意の転送速
度に対し、最適な波形整形処理を行い、再生マージン向
上を図るための、イコライザフィルタ制御方式に関す
る。

【０００２】

【従来の技術】近年、装置の小型化の要求や、扱う信号
の多様化にともなって、ＬＳＩ化された、オンチップフ
ィルタの必要性がでてきた。特に、磁気ディスクでは、
記録密度の向上のため、ディスクの内周と外周で、記
録、再生速度を変化させる方式が採用され始めている。
この記録方式においては、ディスクの内周と外周で再生
信号の周波数成分がことなるため、再生系の信号処理回
路では、それぞれの周波数成分に最適化された回路特性
が要求される。そこで電流出力のｇｍ（可変コンダクタ
ンス）アンプと容量Ｃを用いた構成の特性可変フィルタ
が、オンチップフィルタに有利であるとして、実現され
始めた。また、再生マージン向上のため、高周波域を強
調したイコライザ特性を合わせ持つようになった。

【０００３】図１０を用いて従来のフィルタ制御回路に
ついて説明する。図１０は、従来のフィルタ制御回路の
構成図を示したもので、バイカッドＡ１０１〜バイカッ
ドＮ１０３は、それぞれ可変ｇｍアンプと容量Ｃからな
る２次のアクティブフィルタを示し、該バイカッドＡ１
０１に−Ｋ倍の可変増幅回路−Ｋ１０４を接続する。ま
た、該バイカッドＡ１０１〜バイカッドＮ１０３には、
それぞれを構成する可変ｇｍアンプを制御するｇｍ制御
１０５を接続する。さらに、該−Ｋ倍の可変増幅回路−
Ｋ１０４には、それぞれの増幅率Ｋを変化させる−Ｋ制
御１０６を接続する。該可変ｇｍアンプを制御するｇｍ
制御１０５、及び、−Ｋ倍の可変増幅回路の増幅率Ｋを
変化させる−Ｋ制御１０６は、それぞれレジスタ１０７
の内容を変更することで制御を切替る。レジスタの書替
えは、接続するバスを通して、プロセッサが行なう。こ
の時、イコライザフィルタの入力ｖｉｎ１０８は、該バ
イカットＡ１０１〜バイカッドＮ１０３による２Ｎ次の
イコライザフィルタを通過し、ｖｏｕｔ１０９として出
力する。

【０００４】

【発明が解決しようとする課題】上記従来技術では、前
記レジスタ１０７を書替えることにより、イコライザフ
ィルタ特性のピーク値は任意に設定することが出来る
が、ピーク付近の特性を任意に設定することはできなか
った。また、イコライザフィルタ特性の高周波減衰域の
減衰特性を任意に設定することもできなかった。さらに
イコライザフィルタ特性を設定する増幅回路の利得を相
当に大きくしないと、より大きなピーク特性を得ること
ができなかった。

【０００５】本発明の第１の目的は、イコライザフィル
タ特性のピーク付近の特性を任意に設定し、群遅延特性
を変化させることなく、入力される信号の変化にたいし
て最適化したり、システムに応じて、汎用性を持たせる
イコライザフィルタ制御方式を実現することにある。

【０００６】本発明の第２の目的は、イコライザフィル
タ特性の高周波減衰域の減衰特性を任意に設定し、群遅
延特性を変化させることなく、入力される信号の変化に
たいして最適化したり、システムに応じて、汎用性を持
たせるイコライザフィルタ制御方式を実現することにあ
る。

【０００７】本発明の第３の目的は、イコライザフィル
タ特性を設定する増幅回路の利得を小さくし、より大き
なピーク特性を得るイコライザフィルタ制御方式を実現
することにある。

【０００８】

【課題を解決するための手段】上記第１、第２及び第３
の目的は、複数の可変コンダクタンスアンプと、複数の
容量からなる（２ｎ＋ｋ）次のアクティブイコライザフ
ィルタ回路において、各２次ごとに複数のｎ個の増幅回
路と、各々の該増幅回路の増幅率を制御する手段と、各
々の該増幅回路の制御内容を蓄える手段と、各々の該制
御内容を任意に変更する手段で構成することにより実現
される。

【０００９】

【作用】各々の該増幅回路の増幅率を制御する手段は、
複数の可変コンダクタンスアンプと、複数の容量からな
る（２ｎ＋ｋ）次のアクティブイコライザフィルタ回路
の、対応する各増幅回路の増幅率を制御し、各々の該増
幅回路の制御内容を蓄える手段は、各々の対応する該増
幅回路の制御内容を蓄え、各々の該制御内容を任意に変
更する手段は、必要に応じて、適時に、各々の該増幅回
路のの制御内容を蓄える手段の内容を書き替える。

【００１０】これにより、イコライザフィルタ特性のピ
ーク付近の特性を、任意に設定したり、高周波減衰域の
減衰特性を任意に設定したりし、群遅延特性を変化させ
ることなく、入力される信号の変化にたいして最適化し
たり、システムに応じて、汎用性を持たせるイコライザ
フィルタ制御方式を実現することができる。さらに、イ
コライザフィルタ特性を設定する増幅回路の利得を小さ
くし、より大きなピーク特性を得るイコライザフィルタ
制御方式を実現することができる。

【００１１】

【実施例】以下、本発明の一実施例を、図１〜図９を用
いて説明する。図９は、本発明を磁気ディスクに適応し
た場合のシステム構成図を示し、ヘッド８９、信号の増
幅を行うＲ／Ｗアンプ９０、振幅を一定に増幅するＡＧ
Ｃ９１、本発明のイコライザフィルタ９２、信号のピー
ク位置を検出し、パルス化するピーク検出９３、パルス
化信号に同期したクロックを生成するデータセパレータ
９４、記録符号への符号化、及び、復号を行うエンコー
ダ・デコーダ９５、データのコントロールを行うコント
ローラ９６、データのやり取りを行うＩ／Ｆ(インタフ
ェース)９７、コントローラ９６、Ｉ／Ｆ９７等の制御
を行うプロセッサ９９、データを蓄えるＲＡＭ／ＲＯＭ
１００、及び、データの処理を行うホスト９８、で構成
する。

【００１２】次に、本発明のイコライザフィルタ制御方
式を、図１を用いて説明する。図１は、本発明のイコラ
イザフィルタ制御方式の、回路構成を示したブロック図
である。図１において、バイカッドＡ１〜バイカッドＮ
３は、それぞれ可変ｇｍアンプと、容量Ｃからなる２次
のアクティブフィルタを示し、該バイカッドＡ１〜バイ
カッドＮ３のそれぞれに、−Ｋ倍の可変増幅回路−ＫＡ
４〜−ＫＮ６を接続する。また、該バイカッドＡ１〜バ
イカッドＮ３には、それぞれを構成する可変ｇｍアンプ
を制御するｇｍ制御Ａ７〜ｇｍ制御Ｎ９を接続する。さ
らに、該−Ｋ倍の可変増幅回路−ＫＡ４〜−ＫＮ６に
は、それぞれの増幅率Ｋを変化させる、−ＫＡ制御１０
〜−ＫＮ制御１２を接続する。該可変ｇｍアンプを制御
するｇｍ制御Ａ７〜ｇｍ制御Ｎ９、及び、−Ｋ倍の可変
増幅回路の増幅率Ｋを変化させる、−ＫＡ制御１０〜−
ＫＮ制御１２は、それぞれレジスタ１３の内容を変更す
ることで制御を切替る。レジスタの書替えは、接続する
バスを通して、該プロセッサ９８が行なう。この時、イ
コライザフィルタの入力ｖｉｎ１４は、該バイカットＡ
１〜バイカッドＮ３による２Ｎ次のイコライザフィルタ
を通過し、ｖｏｕｔ１５として出力する。なお、この場
合は、２Ｎ次の偶数次だが、最終段、あるいは途中に１
次のフィルタを接続し、２Ｎ＋１次の奇数次でも良い。

【００１３】図２は、前記バイカッドＡ、及び、−ＫＡ
４の内部構成、及び、接続を示したもので、入力差電圧
に比例した電流を出力する２つのｇｍアンプ、ｇｍ１−
16、ｇｍ２−１７、及び、２つの容量Ｃ１−１９、Ｃ２
−２０、さらに、該−ＫＡ４で構成する。入力信号ｖｉ
２１は、該ｇｍ１−１６の正相入力、及び、該−ＫＡ４
の入力に接続し、該ｇｍ１の出力は、該ｇｍ２−１７の
正相入力、及び、該容量Ｃ１−１９に接続し、該容量Ｃ
１−１９の一方は接地する。該ｇｍ２−１７の出力は、
出力ｖｏ２２に成ると共に、自身の逆相入力、及び、該
ｇｍ１−１６の逆相入力に接続する。−ＫＡ４の出力
は、該容量Ｃ２−２０を介して該出力ｖｏと接続する。
この時、入力ｖｉに対する出力ｖｏの伝達特性は、

【００１４】

【数１】

【００１５】で表される。従って、ｇｍ１、ｇｍ２、及
び、−ＫＡの値を変化させることにより、伝達特性を変
えることができる。また、バイカッドＢ２〜バイカッド
Ｎ３もバイカッドＡ１と同様に構成できる。

【００１６】図３は、前記ｇｍ１−１６の回路構成例を
示したもので、一組のバイポーラトランジスタＱ１−２
３、Ｑ２−２４、そのエミッタ間に接続するエミッタ抵
抗ＲＥ２９、一組の基準電流源Ｉ１−３０、３１、及
び、一組のダイオード接続されたバイポーラトランジス
タＱ３−２５、Ｑ４−２６、からなる入力段と、一組の
バイポーラトランジスタＱ５−２７、Ｑ６−２８、基準
電流源Ｉ２−３３、及びＩ２／２−３４からなる出力段
で構成される。

【００１７】ｖｉ＋３６とｖｉ−３７に入力した差動信
号は、該バイポーラトランジスタＱ１、Ｑ２、及び、Ｒ
Ｅで差動電流に変換され、さらに、該バイポーラトラン
ジスタＱ３、Ｑ４で、対数変換され、前記出力段に渡さ
れる。該出力段では、該バイポーラトランジスタＱ５、
Ｑ６で、逆対数変換され、出力電流Ｉｏ＋３７として出
力する。この時、可変ｇｍアンプのトランスコンダクタ
ンスｇｍは、

【００１８】

【数２】

【００１９】となる。本実施例の可変ｇｍアンプは、ギ
ルバートマルチプライヤ回路で、ｇｍの値は、該２つの
基準電流源Ｉ１、及び、Ｉ２の電流値に応じて変化させ
ることが可能であり、可変ｇｍアンプとして機能する。

【００２０】可変Ｇｍアンプは、一般的な差動アンプで
も構成可能であり、同様に、基準電流を変化させること
で、可変ｇｍアンプとして機能する。

【００２１】また、本実施例の可変ｇｍアンプは、片側
出力だが差動出力でも構成できる。図４は前記−Ｋ倍の
可変増幅回路−ＫＡ４の回路構成例を示したもので、一
組のバイポーラトランジスタＱ７−３８、Ｑ８−３９、
そのエミッタ間に接続するエミッタ抵抗ＲＥ４４、一組
の基準電流源Ｉ３−４７、４８、及び、一組のダイオー
ド接続されたバイポーラトランジスタＱ９−４０、Ｑ１
０−４１、からなる入力段と、一組のバイポーラトラン
ジスタＱ１１−４２、Ｑ１２−４３、基準電流源Ｉ２−
３３、及び、一組の負荷抵抗ＲＬ４５、４６からなる出
力段で構成される。

【００２２】ｖｉｋ＋５０に入力した信号は、内部基準
電圧Ｖｒとの差電圧として、該バイポーラトランジスタ
Ｑ７、Ｑ８、及び、ＲＥで差動電流に変換され、さら
に、該バイポーラトランジスタＱ９、Ｑ１０で対数変換
され、前記出力段に渡される。該出力段では、該バイポ
ーラトランジスタＱ１１、Ｑ１２で、逆対数変換され、
該負荷抵抗ＲＬで、出力電圧ｖｏｋ５１として出力す
る。この時、可変増幅回路の増幅率Ｋは、

【００２３】

【数３】

【００２４】となる。従って、該２つの基準電流源Ｉ
３、及び、Ｉ４の電流比に応じて増幅率Ｋを変化させる
ことが可能であり、可変アンプとして機能する。また、
−ＫＢ５〜−ＫＮ６も同様の構成で実現する。

【００２５】図５は前記ｇｍ制御Ａ７の構成例で、前記
レジスタ１３も示してある。該ｇｍ制御回路Ａ７は、３
個のバイポーラトランジスタＱ１３−５５、Ｑ１４−５
６、Ｑ１５−５７、と、３個のエミッタ抵抗Ｒ１−５
８、Ｒ２−５９、Ｒ３−６０からなるカレントミラー回
路、及び、カレントスイッチ５４で構成される。該カレ
ントスイッチ５４には、制御情報を蓄えるレジスタ１３
が接続する。

【００２６】基準電圧Ｖｒｅｆ３６が該バイポーラトラ
ンジスタＱ１３、Ｒ１で電流Ｉｒｅｆ６２に変換され、
該カレントスイッチ５４に入力される。該カレントスイ
ッチ５４では、その電流を、該レジスタ１３の内容に従
ったミラー比で折り返し、該バイポラトランジスタＱ１
４のコレクタに入力される。この出力電流Ｉｎ63は、該
バイポーラトランジスタＱ１４、Ｑ１５、及び、該エミ
ッタ抵抗Ｒ２、Ｒ３で構成されるカレントミラーで折り
返し、該Ｑ１５のコレクタに制御された電流出力Ｉｎ’
６４を得る。

【００２７】図６は該カレントスイッチ５４の構成例を
示したもので、ＭＯＳトランジスタＭ１−６５、Ｍ２−
６６、Ｍ３−６７〜Ｍｎ６８とアナログスイッチＳ１〜
Ｓｎで構成される。該Ｍ２〜Ｍｎは、ドレインが共通で
該Ｍ１とカレントミラーを成す。また、該Ｍ２〜Ｍｎの
ゲートには、それぞれ該アナログスイッチＳ１〜Ｓｎが
接続され、該レジスタの設定値に応じて該アナログスイ
ッチＳ１〜Ｓｎを制御し、該Ｍ１に流れるドレイン電流
Ｉｒｅｆ６２と該Ｍ２〜Ｍｎのドレイン電流Ｉｎ６３の
比を任意に設定できる。

【００２８】該ｇｍ制御Ｂ〜ｇｍ制御Ｎ、及び、−ＫＡ
制御〜−ＫＮ制御も同様の構成で実現できる。また、本
実施例のｇｍアンプ、及び、−Ｋ倍アンプは、該基準電
流Ｉ１、Ｉ２、または、Ｉ３、Ｉ４のどちらか一方を変
化させ、ｇｍの値、あるいは−Ｋの値を変化させること
が出来るので、該基準電流の他方は固定電流としても構
わない。

【００２９】また、該基準電圧Ｖｒｅｆ３６は、例えば
バンドギャップ電圧源で生成し、温度や電源電圧依存性
をなくすとか、逆Ｒバラツキを持たせて、抵抗バラツキ
をキャンセルするとか、Ｃ補償用ＰＬＬ回路を用いて容
量補償を行う等、必要に応じて、最適な基準電圧生成方
式を採用するのが好ましい。

【００３０】該カレントスイッチ５４は、カスコード型
で構成する等により、電源電圧依存性をなくすのが好ま
しい。

【００３１】次に図７、及び図８を用いて具体的な出力
利得特性の設定について説明する。ここでは、簡単のた
め、バイカッド３段の６次の特性について述べる。図７
は、従来の構成のイコライザフィルタの出力利得特性を
示し、バイカッドＡ７４、バイカッドＢ７２、バイカッ
ドＣ７３、に対し、それぞれの特性周波数をω１−７
５、ω２−７６、ω３−７７、とする。この場合、バイ
カッドＡ＋Ｂ＋Ｃ７４のピーク特性は、バイカッドＡの
みの特性で決まるため、ピーク前後の特性は、任意に設
定することができなかった。図８は本発明の構成のイコ
ライザフィルタの出力利得特性を示したもので、バイカ
ッドＡ８０、バイカッドＢ８１、バイカッドＣ８２、に
対し、それぞれの特性周波数をω１−８４、ω２−８
５、ω３−８６、とする。この場合、バイカッドＡ＋Ｂ
＋Ｃ７４のピーク特性は、それぞれの特性の比で決まる
ため、例えば、バイカッドＡとＢのＫの比を変化させる
ことにより、ピーク前後の特性を変化させることができ
る。また、同じピーク利得を得るための、それぞれのバ
イカッド当たりのＫの値は小さくすることができる。ま
た、高周波の減衰特性の傾きも変化させることができ
る。

【００３２】またこの時、Ｋの値を変化させても、位相
特性は変わらないため、群遅延特性は変化しない。

【００３３】

【発明の効果】本発明によれば、再生マージン向上のた
めに、イコライザフィルタ特性のピーク付近の特性を任
意に設定したり、高周波減衰域の減衰特性を任意に設定
したりし、群遅延特性を変化させることなく、入力され
る信号の変化にたいして最適化したり、システムに応じ
て、汎用性を持たせるイコライザフィルタ制御方式を実
現することができる。さらに、イコライザフィルタ特性
を設定する増幅回路の利得を小さくし、より大きなピー
ク特性を得るイコライザフィルタ制御方式を実現するこ
とができる。

【図面の簡単な説明】

【図１】本発明のブロック構成図である。

【図２】図１のバイカッド回路の構成図である。

【図３】図２のｇｍアンプ回路の構成例を示す図であ
る。

【図４】図２の−Ｋ倍アンプの構成例を示す図である。

【図５】図１のｇｍ及び−Ｋの制御回路の構成例を示す
図である。

【図６】図５のカレントスイッチの構成例を示す図であ
る。

【図７】従来の構成のフィルタの出力利得特性図であ
る。

【図８】本発明の構成のフィルタの出力利得特性図であ
る。

【図９】本発明のシステム構成図である。

【図１０】従来のフィルタ構成図である。

【符号の説明】

１…バイカッドＡ、２…バイカッドＢ、３…バイカッド
Ｎ、４…−ＫＡ倍アンプ、５…−ＫＢ倍アンプ、６…−
ＫＮ倍アンプ、７…ｇｍ制御Ａ、８…ｇｍ制御Ｂ、９…
ｇｍ制御Ｎ、１０…−ＫＡ制御、１１…−ＫＢ制御、１
２…−ＫＮ制御、１３…レジスタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 博 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 浦上 憲 東京都小平市上水本町五丁目20番15株式会 社日立製作所半導体設計開発センタ内

Claims (4)

【特許請求の範囲】
1. 【請求項１】複数の可変コンダクタンスアンプと、複数
   の容量からなる（２ｎ＋ｋ）次のアクティブイコライザ
   フィルタ回路において、各２次ごとに複数のｎ個の増幅
   回路と、各々の該増幅回路の増幅率を制御する手段と、
   各々の該増幅回路の制御内容を蓄える手段と、各々の該
   制御内容を任意に変更する手段を具備し、該制御内容を
   蓄える手段の内容を該制御内容を変更する手段で変更す
   ることにより、任意のイコライザフィルタ特性を得るこ
   とを特徴とするイコライザフィルタ制御方式。
2. 【請求項２】前記各々の増幅回路の制御内容を任意に変
   更することにより、群遅延特性を変化させることなく、
   任意の利得周波数特性を得ることを特徴とする請求項１
   記載のイコライザフィルタ制御方式。
3. 【請求項３】請求項１記載のイコライザフィルタ制御手
   段を含み、１チップに集積したことを特徴とする１チッ
   プＬＳＩ。
4. 【請求項４】請求項１または２記載のイコライザフィル
   タ制御方式、あるいは請求項３記載の１チップＬＳＩに
   よるイコライザフィルタを用い、必要なイコライザフィ
   ルタ特性を得たことを特徴とするイコライザフィルタ内
   臓システム。