JPH061976B2 - 電源回路 - Google Patents

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、電池より得られる直流電圧より正電圧及び負
電圧の二つの直流電圧を得るように構成された電源回路
に関する。

(ロ)従来の技術 ディジタル信号に対応する凹凸が刻印されたディスクか
ら光ピックアップを用いて信号の読み出しを行なうＣＤ
プレーヤーと呼ばれる音響機器が普及している。斯かる
ＣＤプレーヤーは、一般に大出力を有する増幅器に接続
されて使用されるため電源として商用交流電源が使用さ
れるが最近ではラジオ付テープレコーダー等に組込まれ
るポータブル型即ち電源として電池を使用するＣＤプレ
ーヤーが普及しつつある。ＣＤプレーヤーに組込まれて
いる光ピックアップの動作を制御する電源としては、一
般に正負の二電源電圧が使用されるため電池電圧より正
負の二電源電圧を得る電源回路が必要となる。電池電圧
より正負の二電源電圧を得る方法としては、一般にＤＣ
−ＤＣコンバーターと呼ばれる回路が使用されるが、斯
かる回路として例えば特開昭62-89473号公報に開示され
たものがある。

(ハ)発明が解決しようとする問題点 電池電圧より正負の二電源電圧を得る回路では、正電圧
出力及び負電圧出力を定電圧化するための回路を別々に
設ける必要があり、構成が複雑になるという問題があ
る。本発明は、斯かる点を改良した電源回路を提供しよ
うとするものである。

(ニ)問題点を解決するための手段 本発明の電源回路は、電池より供給される電流により発
振動作する発振回路より出力される信号に基づいてスイ
ッチング動作を行なう第１及び第２のスイッチング回路
と、該第１スイッチング回路のオン・オフ周期に基づい
て第１出力端子に正電圧を出力する正電圧出力回路と、
前記第２スイッチング回路のオン・オフ周期に基づいて
第２出力端子に負電圧を出力する負電圧出力回路と、前
記正電圧出力回路又は負電圧出力回路の一方に設けられ
ていると共に第１スイッチング回路又は第２スイッチン
グ回路のオン・オフ周期を出力電圧が一定になるべく制
御する電圧制御回路と、前記第１出力端子と第２出力端
子との間に設けられた分圧回路とより構成されている。

(ホ)作用 本発明は、正及び負電圧が出力される第１出力端子及び
第２出力端子間に分圧回路を設け、該分圧回路より得ら
れる電圧変化に基づいて電圧制御回路が設けられていな
い方の出力電圧を制御するようにしたものである。

(ヘ)実施例 図示した回路は、本発明の電源回路の一実施例である。
同図において、(1)は電源として使用される電池、(2)は
該電池(1)より電源が供給されると発振する発振回路で
あり、第１ＮＡＮＤ回路(3)、第２ＮＡＮＤ回路(4)、抵
抗(5),(6)及びコンデンサー(7)とより構成されている。
(8)は正電圧が出力される第１出力端子、(9)は負電圧が
出力される第２出力端子、(10)は前記電池(1)の負極端
子に接続されている基準端子、(11)は一方の入力端子が
前記電池(1)の正極端子に接続されていると共に他方の
入力端子に前記発振回路(2)の出力信号が抵抗(12)及び
コンデンサー(13)より成る積分回路(14)を通して印加さ
れる第３ＮＡＮＤ回路であり、前記積分回路(14)によっ
て積分されて入力される信号のレベルが所定値よりも大
のときＬ（低い）レベルの信号を出力端子に出力し、積
分されて入力される信号のレベルが所定値よりも小のと
きＨ（高い）レベルの信号を出力端子に出力するように
構成されている。(15)は前記第３ＮＡＮＤ回路(11)の出
力信号によってオン・オフ動作する第１スイッチングト
ランジスターであり、コレクタが前記基準端子(10)に接
続されていると共にベースは抵抗(16)を介して前記第３
ＮＡＮＤ回路(11)の出力端子に接続されている。(17)は
前記第１スイッチングトランジスター(15)によって動作
が制御されるべくベースが抵抗(18)を介してそのエミッ
タに接続されていると共にエミッタが前記電池(1)の正
極端子に接続されている第２スイッチングトランジスタ
ーであり、そのコレクタは第１インダクタンス素子(19)
を介して前記第１出力端子(8)に接続されている。(20)
は前記第１出力端子(8)と基準端子(10)との間に接続さ
れている第１平滑用コンデンサー、(21)はアノードが前
記基準端子(10)に接続されていると共にカソードが前記
第２スイッチングトランジスター(17)のコレクタに接続
されている第１ダイオードであり、該第２スイッチング
トランジスター(17)がオン状態よりオフ状態に反転した
とき前記第１インダクタンス素子(19)に誘起される電圧
を前記第１出力端子(8)と基準端子(10)との間に接続さ
れている第１負荷(22)に供給する作用を有している。こ
のように発振回路(2)の出力信号に基づいてスイッチン
グ動作を行なう第１スイッチング回路(23)は、第３ＮＡ
ＮＤ回路(11)、第１スイッチングトランジスタ(15)及び
第２スイッチングトランジスター(17)によって構成さ
れ、該第１スイッチング回路(23)のオン・オフ周期に基
づいて第１出力端子(8)に正電圧を出力する正電圧出力
回路(24)は、第１インダクタンス素子(19)、第１平滑用
コンデンサー(20)及び第１ダイオード(21)によって構成
されている。(25)は一方の入力端子が前記電池(1)の正
極端子に接続されていると共に他方の入力端子に前記発
振回路(2)の出力信号が抵抗(26)及びコンデンサー(27)
より成る積分回路(28)を通して印加される第４ＮＡＮＤ
回路であり、前記積分回路(28)によって積分されて入力
される信号のレベルが所定値よりも大のときＬレベルの
信号を出力し、積分されて入力される信号のレベルが所
定値よりも小のときＨレベルの信号を出力端子に出力す
るように構成されている。(29)は前記第４ＮＡＮＤ回路
(25)の出力信号によってオン・オフ動作する第３スイッ
チングトランジスターであり、コレクタが前記基準端子
(10)に接続されていると共にベースは抵抗(30)を介して
前記第４ＮＡＮＤ回路(25)の出力端子に接続されてい
る。(31)は前記第３スイッチングトランジスター(29)に
よって動作が制御されるべくベースが抵抗(32)を介して
そのエミッタに接続されていると共にエミッタが前記電
池(1)の正端子に接続されている第４スイッチングトラ
ンジスターであり、そのコレクタは第２インダクタンス
素子(33)を介して前記基準端子(10)に接続されている。
(34)は前記基準端子(10)と第２出力端子(9)との間に接
続されている第２平滑用コンデンサー、(35)はアノード
が前記第２出力端子(9)に接続されていると共にカソー
ドが前記第４スイッチングトランジスター(31)のコレク
タに接続されている第２ダイオードであり、該第４スイ
ッチングトランジスター(31)が導通状態より非導通状態
に反転したとき前記第２インダクタンス素子(33)に誘起
される電圧を基準端子(10)と第２出力端子(9)との間に
接続されていると第２負荷(36)に供給する作用を有して
いる。このように発振回路(2)の出力信号に基づいてス
イッチング動作を行なう第２スイッチング回路(37)は、
第４ＮＡＮＤ回路(25)、第３スイッチングトランジスタ
ー(29)及び前記第４スイッチングトランジスター(31)に
よって構成され、該第２スイッチング回路(37)のオン・
オフ周期に基づいて第２出力端子(9)に負電圧を出力す
る負電圧出力回路(38)は、第２インダクタンス素子(3
3)、第２平滑用コンデンサー(34)及び第２ダイオード(3
5)によって構成されている。(39)及び(40)は前記第４Ｎ
ＡＮＤ回路(25)の発振回路(2)の出力信号が入力される
入力端子と電池(1)の正極端子との間に接続されている
抵抗であり、積分回路(28)によって積分された発振回路
(2)からの信号に直流電圧を加算する作用を有してい
る。(41)は該積分回路(28)によって積分された信号に加
算する直流電圧のレベルを可変する第１制御トランジス
ターであり、コレクタが抵抗(39)及び(40)の接続点(A)
に接続されていると共にエミッタは基準端子(10)に接続
され、且つベースは抵抗(42)を介して電池(1)の正極端
子に接続されている。(43)は前記第１制御トランジスタ
ー(41)の動作を制御するべくコレクタがそのベースに接
続されていると共にエミッタが前記基準端子(10)に接続
されている第２制御トランジスターであり、そのベース
は抵抗(44)及び(45)を介して電池(1)の正極端子に接続
されている。(46)はアノードが前記第２出力端子(9)に
接続されていると共にカソードが前記抵抗(44)と抵抗(4
5)との接続点(B)に接続されている。ツェナーダイオー
ドであり、第２出力端子(9)の電圧変化によって第２制
御トランジスター(43)のバイアスを変化せしめると共に
該第２制御トランジスター(43)の動作によって第１制御
トランジスター(41)のバイアスを変化せしめるようにさ
れている。(47)及び(48)は前記第３ＮＡＮＤ回路(11)の
発振回路(2)の出力信号が入力される入力端子と電池(1)
の正極端子との間に接続されている抵抗であり、積分回
路(14)によって積分された発振回路(2)からの信号に直
流電圧を加算する作用を有している。(49)は前記第１出
力端子(8)と第２出力端子(9)との間に直列接続されてい
る第１抵抗(50)及び第２抵抗(51)により成る分圧回路、
(52)は前記積分回路(14)によって積分された信号に加算
する直流電圧のレベルを可変する第３制御トランジスタ
ーであり、コレクタが抵抗(47)及び(48)の接続点(C)に
接続されていると共にエミッタは基準端子(10)に接続さ
れ、且つベースは前記分圧回路(49)の分圧点(D)に接続
されている。

以上の如く本発明の電源回路は構成されており、次に動
作について説明する。電源スイッチ（図示せず）が閉成
されると電池(1)より各回路に電源が供給されると共に
発振回路(2)が発振動作を開始する。前記発振回路(2)が
発振動作を開始するとその発振出力が積分回路(14)及び
(28)によって積分されると共に直流電圧が加算されて第
３ＮＡＮＤ回路(11)及び第４ＮＡＮＤ回路(25)の入力端
子に入力される。そして、前記第３ＮＡＮＤ回路(11)及
び第４ＮＡＮＡＤ回路(25)の入力端子に入力される信号
は、発振回路(2)の出力信号である矩形波が積分された
信号即ち三角波に直流電圧が加算された信号になるため
換算される直流電圧の変化に対応して第３ＮＡＮＤ回路
(11)及び第４ＮＡＮＤ回路(25)の出力端子にＨレベルと
Ｌレベルの信号が出力される時間が変化することにな
る。前記第３ＮＡＮＤ回路(11)の出力端子にＬレベルの
信号が出力されると第１スイッチングトランジスター(1
5)及び第２スイッチングトランジスター(17)はオン状態
になり、Ｈレベルの信号が出力されると第１スイッチン
グトランジスター(15)及び第２スイッチングトランジス
ター(17)はオフ状態になる。前記第２スイッチングトラ
ンジスター(17)がオン状態にあるときにはそのエミッタ
・コレクタ間及び第１インダクタンス素子(19)を通して
第１出力端子(8)に正電圧が出力されて第１負荷(22)に
印加される。そして、第２スイッチングトランジスター
(17)がオフ状態に反転すると第１インダクタンス素子(1
9)に誘起される電圧が第１ダイオード(21)を通して第１
負荷(22)に供給されるため第１出力端子(8)に正電圧が
出力されることになる。このようにして正電圧出力回路
(24)による第１出力端子(8)への正電圧の出力動作は行
なわれるが、次に負電圧出力回路(38)の動作について説
明する。前記第４ＮＡＮＤ回路(25)の出力端子にＬレベ
ルの信号が出力されると第３スイッチングトランジスタ
ー(29)及び第４スイッチングトランジスター(31)はオン
状態になり、Ｈレベルの信号が出力されると第３スイッ
チングトランジスター(29)及び第４スイッチングトラン
ジスター(31)はオフ状態になる。前記第４スイッチング
トランジスター(31)がオン状態にあるきにはそのエミッ
タ・コレクタ間を通して第２インダクタンス素子(33)に
電流が流れるが、このとき第２負荷(36)に電圧が印加さ
れることはない。そして、前記第４スイッチングトラン
ジスター(31)がオフ状態に反転すると前記第２インダク
タンス素子(33)に誘起される電圧が第２ダイオード(35)
を通して第２負荷(36)に供給されるため第２出力端子
(9)に負電圧が出力されることになる。このように第４
スイッチングトランジスター(31)がオン状態よりオフ状
態に反転したとき第２出力端子(9)に負電圧が出力され
て第２負荷(36)に負電圧が供給されるが、このとき第２
平滑用コンデンサー(34)に充電電流が流れて充電され
る。従って、前記第４スイッチングトランジスター(31)
がオフ状態よりオン状態に反転すると前記第２コンデン
サー(34)に充電されていた電荷が第２負荷(36)に供給さ
れ、その結果該第２負荷(36)には負電圧が連続的に供給
されることになる。前述したように発振回路(2)が発振
動作状態にあるとき第１スイッチング回路(23)及び第２
スイッチング回路(37)がオン・オフ動作を繰り返し、そ
のオン・オフ動作に伴なって第１出力端子(8)及び第２
出力端子(9)に各々正電圧及び負電圧が出力される。そ
して、第２負荷(36)の変動によって第２出力端子(9)に
出力される電圧が上昇するとその電圧上昇がツェナーダ
イオード(46)を介して第２制御トランジスター(43)のベ
ース電位の上昇となり、該第２制御トランジスター(43)
のバイアスが深くなる。前記第２制御トランジスター(4
3)のバイアスが深くなるとそのコレクタ電位即ち第１制
御トランジスター(41)のベース電位が低下するため該第
１制御トランジスター(41)のコレクタ電位が上昇する。
従って、第４ＮＡＮＤ回路(25)の入力端子に入力される
三角波の信号レベルが高くなり、該第４ＮＡＮＤ回路(2
5)の出力端子にＬレベルの信号が出力される時間が長く
なる。前記第４ＮＡＮＤ回路(25)の出力端子にＬレベル
の信号が出力される時間が長くなると第３スイッチング
トランジスター(29)及び第４スイッチングトランジスタ
ー(31)がオン状態になる時間が長くなり、その結果第２
出力端子(9)に出力される電圧が低下する。また、反対
に第２負荷(36)の変動によって第２出力端子(9)の出力
される電圧が低下するとその電圧低下がツェナーダイオ
ード(46)を介して第２制御トランジスター(43)のベース
電位の低下となり、該第２制御トランジスター(43)のバ
イアスが浅くなる。前記第２制御トランジスター(43)の
バイアスが浅くなるとそのコレクタ電位即ち第１制御ト
ランジスター(41)のベース電位が上昇するため該第１制
御トランジスター(41)のコレクタ電位が低下する。従っ
て、第４ＮＡＮＤ回路(25)の入力端子に入力される三角
波の信号レベルが低かくなり、該第４ＮＡＮＤ回路(25)
の出力端子にＬレベルの信号が出力される時間が短かく
なる。前記第４ＮＡＤ回路(25)の出力端子にＬレベルの
信号が出力される時間が短くなると第３スイッチングト
ランジスター(29)及び第４スイッチングトランジスター
(31)がオン状態になる時間が短かくなり、その結果第２
出力端子(9)に出力される電圧が上昇する。第２負荷(3
6)の変動によって第２出力端子(9)の電圧が変化すると
前述した電圧補正動作が行なわれるため該第２出力端子
(9)には所定の負電圧が出力されることになる。このよ
うに第２出力端子(9)に出力される負電圧の定電圧化動
作は行なわれるが、次に第１出力端子(8)に出力される
正電圧の定電圧化動作について説明する。

第１負荷(22)の変動によって第１出力端子(8)に出力さ
れる電圧が上昇すると第２出力端子(9)の負電圧は前述
したように定電圧化されているため分圧回路(49)の分圧
点(D)の電位が上昇する。該分圧回路(49)の分圧点(D)の
電位が上昇すると該分圧点(D)にベースが接続されてい
る第３制御トランジスター(52)のバイアスが深くなる。
前記第３制御トランジスター(52)のバイアスが深くなる
とそのコレクタ電位が低下するため第３ＮＡＮＤ回路(1
1)の入力端子に入力される三角波の信号レベルが低くな
り、該第３ＮＡＮＤ回路(11)の出力端子にＬレベルの信
号が出力される時間が短かくなる。前記第３ＮＡＮＤ回
路(11)の出力端子にＬレベルの信号が出力される時間が
短かくなると第１スイッチングトランジスター(15)及び
第２スイッチングトランジスター(17)がオン状態になる
時間が短かくなり、その結果第１出力端子(8)に出力さ
れる電圧が低下する。また、反対に第１負荷(22)の変動
によって第１出力端子(8)に出力される電圧が低下する
と分圧回路(49)の分圧点(D)の電位が低下する。該分圧
回路(49)の分圧点(D)の電位が低下すると該分圧点(D)に
ベースが接続されている第３制御トランジスター(52)の
バイアスが浅くなる。前記第３制御トランジスター(52)
のバイアスが浅くなるとそのコレクタ電位が上昇するた
め第３ＮＡＮＤ回路(11)の入力端子に入力される三角波
の信号レベルが高くなり、該第３ＮＡＮＤ回路(11)の出
力端子にＬレベルの信号が出力される時間が長くなる。
前記第３ＮＡＮＤ回路(11)の出力端子にＬレベルの信号
が出力される時間が長くなると第１スイッチングトラン
ジスター(15)及び第２スイッチングトランジスター(17)
がオン状態になる時間が長くなり、その結果第１出力端
子(8)に出力される電圧が上昇する。このように第１負
荷(22)の変動によって第１出力端子(8)の電圧が変化す
ると電圧変化を補正する動作が行なわれるため該第１出
力端子(8)には所定の正電圧が出力されることになる。

以上の如く第１出力端子(8)及び第２出力端子(9)に出力
される正及び負電圧の定電圧化動作は行なわれるが、次
に定常状態にあるとき第２出力端子(9)の電圧が変動し
た場合の動作について説明する。前記第２出力端子(9)
の出力電圧が上昇すると分圧回路(49)の分圧点(D)の電
圧が上昇するため第３制御トランジスター(52)のバイア
スが深くなる。該第３制御トランジスター(52)のバイア
スが深くなると前述したように第３ＮＡＮＤ回路(11)の
出力端子にＬレベルの信号が出力される時間が短かくな
り、第１スイッチングトランジスター(15)及び第２スイ
ッチングトランジスター(17)がオン状態になる時間が短
かくなる。従って、第１出力端子(8)に出力される電圧
が低下することになり、該第１出力端子(8)及び第２出
力端子(9)に出力される電圧は基準端子(10)の電位との
差が小さくなるように変化する。また、第２出力端子
(9)の出力電圧が低下すると分圧回路(49)の分圧点(D)の
電圧が低下するため第３制御トランジスター(52)のバイ
アスが浅くなる。該第３制御トランジスター(52)のバイ
アスが浅くなると前述したように第３ＮＡＮＤ回路(11)
の出力端子にＬレベルの信号が出力される時間が長くな
り、第１スイッチングトランジスター(15)及び第２スイ
ッチングトランジスター(17)がオン状態になる時間が長
くなる。従って、第１出力端子(8)に出力される電圧が
上昇することになり、該第１出力端子(8)及び第２出力
端子(9)に出力される電圧は基準端子(10)の電位との差
が大きくなるように変化する。このように第２出力端子
(9)の出力電圧が変化するとその変化に対応して第１出
力端子(8)の出力電圧が変化するため第１負荷(22)及び
第２負荷(36)にバランス良く正負の電圧を供給すること
が出来る。

尚、本実施例では、出力電圧を定電圧化するための電圧
制御回路(53)をツェナーダイオード(46)及び第２制御ト
ランジスター(43)等によって構成したが他の回路構成に
することは勿論可能である。また、電圧制御回路(53)を
負電圧出力回路(38)側に設けたが正電圧出力回路(24)側
に設けることも出来る。更に、本実施例では、第１ＮＡ
ＮＤ回路(3)及び第２ＮＡＮＤ回路(4)によって発振回路
(2)を構成したが、他の回路構成にすることも出来る。

(ト)発明の効果 本発明は、電池より正電圧及び負電圧の極性の異なる二
つの直流電圧を得るように構成された電源回路におい
て、正電圧が出力される第１出力端子と負電圧が出力さ
れる第２出力端子との間に分圧回路を設け、該分圧回路
の分圧点と基準端子間に現れる電圧変化に基づいて出力
電圧を定電圧化する電圧制御回路が設けられていない方
の出力電圧の定電圧化動作を行なうようにしたので、回
路構成が簡単になるという利点を有している。

また、前記分圧回路の分圧点と基準端子間に現れる電圧
変化に基づいて出力電圧の定電圧化動作を行なうように
したので、出力電圧を定電圧化する電圧制御回路が設け
られていない方の出力端子の電圧が変化した場合には、
該出力端子の電圧変化を抑える方向へ出力電圧を調整す
るだけでなく、出力電圧を定電圧化する電圧制御回路が
設けられている方の出力端子の電圧が変化した場合に
は、該出力端子の基準端子に対する電圧変化の方向と同
一方向へ他方の出力端子の電圧を変化させるように動作
するため、第１出力端子及び第２出力端子に出力される
正電圧及び負電圧をバランス良く変化させることが出
来、本発明は例えばポータブル型ＣＤプレーヤーのよう
にバランスのとれた正負の電圧を必要とする機器の電源
回路として最適なものである。

【図面の簡単な説明】

図示した回路は、本発明の電源回路の一実施例である。 主な図番の説明 (1)…電池、(2)…発振回路、(8)…第１出力端子、(9)…
第２出力端子、(10)…基準端子、(15)…第１スイッチン
グトランジスター、(17)…第２スイッチングトランジス
ター、(19)…第１インダクタンス素子、(21)…第１ダイ
オード、(22)…第１負荷、(23)…第１スイッチング回
路、(24)…正電圧出力回路、(29)…第３スイッチングト
ランジスター、(31)…第４スイッチングトランジスタ
ー、(33)…第２インダクタンス素子、(35)…第２ダイオ
ード、(36)…第２負荷、(37)…第２スイッチング回路、
(38)…負電圧出力回路、(41)…第１制御トランジスタ
ー、(43)…第２制御トランジスター、(46)…ツェナーダ
イオード、(49)…分圧回路、(52)…第３制御トランジス
ター、(53)…電圧制御回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】電池より供給される電流により発振動作す
   る発振回路と、該発振回路より出力される信号に基づい
   てスイッチング動作を行なう第１及び第２のスイッチン
   グ回路と、該第１スイッチング回路のオン・オフ周期に
   基づいて第１出力端子と基準端子間に正電圧を出力する
   正電圧出力回路と、前記第２スイッチング回路のオン・
   オフ周期に基づいて第２出力端子と基準端子間に負電圧
   を出力する負電圧出力回路と、前記正電圧出力回路又は
   負電圧出力回路の一方に設けられていると共に第１スイ
   ッチング回路又は第２スイッチング回路のオン・オフ周
   期を前記第１出力端子又は第２出力端子に出力される電
   圧が一定になるべく制御する電圧制御回路と、前記第１
   出力端子と第２出力端子との間に設けられた分圧回路
   と、分圧回路の分圧点と前記基準端子との間に得られる
   電圧に基づいて導通状態が変化する制御トランジスター
   とにより成り、前記制御トランジスターの導通状態の変
   化により前記電圧制御回路が設けられていない方のスイ
   ッチング回路のオン・オフ周期を前記第１出力端子と前
   記基準端子間の電圧と第２出力端子と該基準端子間の電
   圧とが等しくなるべく制御するようにしたことを特徴と
   する電源回路。