JPS5873224A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPS5873224A JPS5873224A JP56171700A JP17170081A JPS5873224A JP S5873224 A JPS5873224 A JP S5873224A JP 56171700 A JP56171700 A JP 56171700A JP 17170081 A JP17170081 A JP 17170081A JP S5873224 A JPS5873224 A JP S5873224A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- bias
- base
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 230000007704 transition Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電圧制御発振器に係り、例えばパイロットト
ーン方式のＦＭステレオ信号を復調するステレオ復調回
路等に内蔵されるＰ Ｌ Ｌ （ＰｈａｓｅＬｏｃｋｅ
ｄ Ｌｏｏｐ ）系回路等に好適な低電圧駆動の電圧制
御発振器に関する。
ーン方式のＦＭステレオ信号を復調するステレオ復調回
路等に内蔵されるＰ Ｌ Ｌ （ＰｈａｓｅＬｏｃｋｅ
ｄ Ｌｏｏｐ ）系回路等に好適な低電圧駆動の電圧制
御発振器に関する。
第１図はこのＰＬＬ系に用いられた電圧制御発振器のＩ
Ｃ等価回路を示している。図において、この電圧制御発
振器には、１対のトランジスタ２．４で構成されるコン
パレータ６が設けられている。
Ｃ等価回路を示している。図において、この電圧制御発
振器には、１対のトランジスタ２．４で構成されるコン
パレータ６が設けられている。
前記トランジスタ２．４はエミッタが共通に接続され、
このエミッタと基準電位点（ＧＮＤ）にはトランジスタ
８及び抵抗１０が接続されている。
このエミッタと基準電位点（ＧＮＤ）にはトランジスタ
８及び抵抗１０が接続されている。
トランジスタ２のベースにはベース保護用抵抗１２を介
して外部接続用端子１４が形成されるとともに、電流増
幅１Ｂ１６より制御入力が与えられている。外部接続用
端子１４にはｌ・ランジスタ２のベースにバイアス電圧
を与えるコンデンサ１８及番 び可変抵抗２０が接続されている。一方、トランジスタ
４のベースにはト・ランジスタ２２．２４．２６及び抵
抗２８．３０．３２からなるバイアス回路３４が設けら
れている。このバイアス回路３４はトランジスタ４の作
動又は不作動状態の切換えに対応して上限バイアス電圧
Ｖ ｈａ、下限バイアス電圧Ｖｌａを切換えてトランジ
スタ４のベースに付与するように構成され、トランジス
タ４のコレクタ側にはこの切換制御とともに発振出力の
取り出し用にトランジスタ３６が挿入されている。即ち
、トランジスタ３６のコレクタより取り出された発振出
力は分局器３８に入力されている。また、トランジスタ
４の作動に対応して前記コンデンサ１８を充放電させる
ために、トランジスタ２２のコレクタとコンデンサ１８
との間には、抵抗４０で構成された充電電流を流す充電
回路が形成されている。トランジスタ４２．４４及び抵
抗４６．４８はバイアス回路３４に定電流を流す定電流
回路を構成しており、各トランジスタ４２及び４４には
バイアス回路５０の出力でバイアス電圧が設定されてい
る。そして、前記各回路には定電圧回路５２から駆動電
圧として定電圧Ｖ ｒｅｇが付与されている。
して外部接続用端子１４が形成されるとともに、電流増
幅１Ｂ１６より制御入力が与えられている。外部接続用
端子１４にはｌ・ランジスタ２のベースにバイアス電圧
を与えるコンデンサ１８及番 び可変抵抗２０が接続されている。一方、トランジスタ
４のベースにはト・ランジスタ２２．２４．２６及び抵
抗２８．３０．３２からなるバイアス回路３４が設けら
れている。このバイアス回路３４はトランジスタ４の作
動又は不作動状態の切換えに対応して上限バイアス電圧
Ｖ ｈａ、下限バイアス電圧Ｖｌａを切換えてトランジ
スタ４のベースに付与するように構成され、トランジス
タ４のコレクタ側にはこの切換制御とともに発振出力の
取り出し用にトランジスタ３６が挿入されている。即ち
、トランジスタ３６のコレクタより取り出された発振出
力は分局器３８に入力されている。また、トランジスタ
４の作動に対応して前記コンデンサ１８を充放電させる
ために、トランジスタ２２のコレクタとコンデンサ１８
との間には、抵抗４０で構成された充電電流を流す充電
回路が形成されている。トランジスタ４２．４４及び抵
抗４６．４８はバイアス回路３４に定電流を流す定電流
回路を構成しており、各トランジスタ４２及び４４には
バイアス回路５０の出力でバイアス電圧が設定されてい
る。そして、前記各回路には定電圧回路５２から駆動電
圧として定電圧Ｖ ｒｅｇが付与されている。
この電圧制御発振器において、コンデンサ１８ニハトラ
ンジスタ２２より抵抗４０を介して充電電流が流れ、こ
の充電電流によってトランジスタ２のベース電位が与え
られる。この電位がトランジスタ４のベース電位、この
場合抵抗２８．３０．３２でＡ点に設定される上限バイ
アス電位Ｖｈａを超えると、トランジスタ４は不作動状
態になり、同時にトランジスタ３６及び２２も不作動状
態になるため、コンデンサ１８の充電が解除される。
ンジスタ２２より抵抗４０を介して充電電流が流れ、こ
の充電電流によってトランジスタ２のベース電位が与え
られる。この電位がトランジスタ４のベース電位、この
場合抵抗２８．３０．３２でＡ点に設定される上限バイ
アス電位Ｖｈａを超えると、トランジスタ４は不作動状
態になり、同時にトランジスタ３６及び２２も不作動状
態になるため、コンデンサ１８の充電が解除される。
このとき、トランジスタ２２の不作動状態によって抵抗
２８は開放状態に置かれ、Ａ点電位は抵抗３０．３２で
決定される下限バイアス電位Ｖｉａに移行し、また、コ
ンデンサ１８の充電電荷は抵抗２０を介して放電される
。この放電によって端子Ｉ２即ち、Ｂ点電位が前記電位
Ｖｉａより低い電位Ｖｌｂまで低下すると、トランジス
タ４．２２．３６が再び作動状態に移行し、再びコンデ
ンサ１８が充電されることになる。第２図において、Ａ
は以上の動作におけるＡ点電位の変化、ＢはＢ点電位の
変化を示している。
２８は開放状態に置かれ、Ａ点電位は抵抗３０．３２で
決定される下限バイアス電位Ｖｉａに移行し、また、コ
ンデンサ１８の充電電荷は抵抗２０を介して放電される
。この放電によって端子Ｉ２即ち、Ｂ点電位が前記電位
Ｖｉａより低い電位Ｖｌｂまで低下すると、トランジス
タ４．２２．３６が再び作動状態に移行し、再びコンデ
ンサ１８が充電されることになる。第２図において、Ａ
は以上の動作におけるＡ点電位の変化、ＢはＢ点電位の
変化を示している。
この電圧制御発振器の場合、Ａ点電位Ｖｌａの設定には
トランジスタ８が動作するコレクタ・エミッタ間の電位
Ｖｃｅ１ｌにトランジスタ４の順方向降下電圧Ｖｆを加
えた（Ｖｃｅｓ （＃０．３ Ｖ） ＋Ｖｆ（＝０．
７ Ｖ） ）電位（＝１．ＯＶ）が必要になる。
トランジスタ８が動作するコレクタ・エミッタ間の電位
Ｖｃｅ１ｌにトランジスタ４の順方向降下電圧Ｖｆを加
えた（Ｖｃｅｓ （＃０．３ Ｖ） ＋Ｖｆ（＝０．
７ Ｖ） ）電位（＝１．ＯＶ）が必要になる。
また、Ｖｈａの設定には前記Ｖｉａに（Ｖｈａ−Ｖｉａ
）を加算した電圧が必要となる。この結果、定電圧回路
５２の出力電圧Ｖ ｒｅｇには前記電位に更にトランジ
スタ２２の順方向降下電圧Ｖｆ（’ｖＯ，７Ｖ）とトラ
ンジスタ３６のコレクタ・エミッタ間電圧Ｖｃｅ３ ｇ
（＃０．３ Ｖ）を加えた値（Ｖｃｅ＠＋２Ｖｆ＋
Ｖｃｅ３ｇ）の電圧（＃２．ＯＶ）が必要となる。従っ
て、この電圧制御発振器ではＶ ｃｃ−２，０Ｖ以下の
低電圧で動作させることができないものである。
）を加算した電圧が必要となる。この結果、定電圧回路
５２の出力電圧Ｖ ｒｅｇには前記電位に更にトランジ
スタ２２の順方向降下電圧Ｖｆ（’ｖＯ，７Ｖ）とトラ
ンジスタ３６のコレクタ・エミッタ間電圧Ｖｃｅ３ ｇ
（＃０．３ Ｖ）を加えた値（Ｖｃｅ＠＋２Ｖｆ＋
Ｖｃｅ３ｇ）の電圧（＃２．ＯＶ）が必要となる。従っ
て、この電圧制御発振器ではＶ ｃｃ−２，０Ｖ以下の
低電圧で動作させることができないものである。
この発明の目的は、電源電圧Ｖｃｃを２Ｖ以下の低電圧
に設定しても安定に動作させることができる電圧制御発
振器の提供にある。
に設定しても安定に動作させることができる電圧制御発
振器の提供にある。
この発明は、第１及び第２のトランジスタで構成される
コンパレータと、前記第１のトランジスタのベース側に
接続され前記第２のトランジスタが作動状態にあるとき
充電されるとともにその充電電位で前記第１のトランジ
スタのベースにバイアスを付与するコンデンサと、前記
第２のトランジスタのベースに接続されその作動または
不作動状態への移行に対応して上限バイアス電圧又は下
限バイアス電圧をそのベースに付与するバイアス回路と
、前記第１又は第２のトランジスタのベースに接続され
前記コンデンサ又はバイアス回路で付与されるバイアス
電圧を高いバイアス電圧に変換して付与するバイアス変
換回路とを具備したことを特徴とする。
コンパレータと、前記第１のトランジスタのベース側に
接続され前記第２のトランジスタが作動状態にあるとき
充電されるとともにその充電電位で前記第１のトランジ
スタのベースにバイアスを付与するコンデンサと、前記
第２のトランジスタのベースに接続されその作動または
不作動状態への移行に対応して上限バイアス電圧又は下
限バイアス電圧をそのベースに付与するバイアス回路と
、前記第１又は第２のトランジスタのベースに接続され
前記コンデンサ又はバイアス回路で付与されるバイアス
電圧を高いバイアス電圧に変換して付与するバイアス変
換回路とを具備したことを特徴とする。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第３図はこの発明の電圧制御発振器の実施例を示してい
る０図において、第１図と同一部分には同一符号を付し
である。この電圧制御発振器には、コンパレータ６を構
成する第１及び第２のトランジスタ２．４のベースにバ
イアス変換回路６０．６２が付加されている。即ち、コ
ンデンサ１８の充電電圧で与えられるバイアス電圧をト
ランジスタ６４でその順方向降下電圧Ｖｆだけ高い値に
変換して第１のトランジスタ２のベースに付与するとと
もに、Ａ点電位をトランジスタ６６で同様に変換して第
２のトランジスタ４のベースに付与することとしたもの
である。トランジスタ６４．６６のエミッタには、図示
しない定電圧回路の出力電圧ｖｂの印加によって定電流
回路６８．７０より与えられる定電流が供給されている
。
る０図において、第１図と同一部分には同一符号を付し
である。この電圧制御発振器には、コンパレータ６を構
成する第１及び第２のトランジスタ２．４のベースにバ
イアス変換回路６０．６２が付加されている。即ち、コ
ンデンサ１８の充電電圧で与えられるバイアス電圧をト
ランジスタ６４でその順方向降下電圧Ｖｆだけ高い値に
変換して第１のトランジスタ２のベースに付与するとと
もに、Ａ点電位をトランジスタ６６で同様に変換して第
２のトランジスタ４のベースに付与することとしたもの
である。トランジスタ６４．６６のエミッタには、図示
しない定電圧回路の出力電圧ｖｂの印加によって定電流
回路６８．７０より与えられる定電流が供給されている
。
このようにバイアス変換回路６０．６２が付加された電
圧制御発振器において、トランジスタ２２が不作動状態
の場合、抵抗３０には定電圧回路５２の出力電圧Ｖ ｒ
ｅｇからトランジスタ２６の飽和型ｊＥＶｓａｔ ２
ｓ及びトランジスタ２４の順方向降下電圧Ｖｆ２４を引
いた値の電圧（Ｖｒｅｇ −Ｖｓａｔ２ｓ Ｖｆ２４
）が加わッテおり、抵抗２８は開放状態にあるため、抵
抗３０，３２の分割電位によってＡ点電位が決定され、
これが下限バイアス電位Ｖｉａ’となる。また、トラン
ジスタ２２が作動状態にある場合、抵抗２８は前記出力
重用Ｖ ｒｅｇからトランジスタ３６の飽和電圧Ｖｓａ
ｔｓｓ及びトランジスタ２２の順方向降下電圧Ｖｆ２２
を引いた値の電圧（Ｖｒｅｇ −Ｖｓａｔ ３ Ｂ −
Ｖｆ ２２）が加わっており、この場合には抵抗２８に
もこの値に等しい前記電位（Ｖｒｅｇ −Ｖｓａｔ ２
ｇ −Ｖｆ２４）が加わることから、抵抗２８．３０
は並列に接続されたのと同様になり、Ａ点電位はこの合
成抵抗値と抵抗３２の分割電位となり、これが上限バイ
アス電圧Ｖｈａ’として設定される。これらバイアス電
圧Ｖｌａ’ 、Ｖｈａ’はトランジスタ６６を介してト
ランジスタ４のベースに印加され、その値はトランジス
タ６６の順方向降下電圧Ｖｆを加えた電圧値となる。第
４図ＡはＡ点電位の変化を示し、波形ａは前記バイアス
変換による場合に設定すべき電圧、波形すは従来回路の
場合の電圧である。従って、バイアス変換回路６２の付
加によってＡ点電位は、従来回路の場合よりトランジス
タ６６の順方向降下電圧Ｖｆだけ低く設定できることが
分る。
圧制御発振器において、トランジスタ２２が不作動状態
の場合、抵抗３０には定電圧回路５２の出力電圧Ｖ ｒ
ｅｇからトランジスタ２６の飽和型ｊＥＶｓａｔ ２
ｓ及びトランジスタ２４の順方向降下電圧Ｖｆ２４を引
いた値の電圧（Ｖｒｅｇ −Ｖｓａｔ２ｓ Ｖｆ２４
）が加わッテおり、抵抗２８は開放状態にあるため、抵
抗３０，３２の分割電位によってＡ点電位が決定され、
これが下限バイアス電位Ｖｉａ’となる。また、トラン
ジスタ２２が作動状態にある場合、抵抗２８は前記出力
重用Ｖ ｒｅｇからトランジスタ３６の飽和電圧Ｖｓａ
ｔｓｓ及びトランジスタ２２の順方向降下電圧Ｖｆ２２
を引いた値の電圧（Ｖｒｅｇ −Ｖｓａｔ ３ Ｂ −
Ｖｆ ２２）が加わっており、この場合には抵抗２８に
もこの値に等しい前記電位（Ｖｒｅｇ −Ｖｓａｔ ２
ｇ −Ｖｆ２４）が加わることから、抵抗２８．３０
は並列に接続されたのと同様になり、Ａ点電位はこの合
成抵抗値と抵抗３２の分割電位となり、これが上限バイ
アス電圧Ｖｈａ’として設定される。これらバイアス電
圧Ｖｌａ’ 、Ｖｈａ’はトランジスタ６６を介してト
ランジスタ４のベースに印加され、その値はトランジス
タ６６の順方向降下電圧Ｖｆを加えた電圧値となる。第
４図ＡはＡ点電位の変化を示し、波形ａは前記バイアス
変換による場合に設定すべき電圧、波形すは従来回路の
場合の電圧である。従って、バイアス変換回路６２の付
加によってＡ点電位は、従来回路の場合よりトランジス
タ６６の順方向降下電圧Ｖｆだけ低く設定できることが
分る。
また、トランジスタ４のベース電位がＶｈａ’にある場
合、トランジスタ８を流れる定電流は総てトランジスタ
４に流れ、この電流はトランジスタ３６で供給されてお
り、同時にトランジスタ２２のベースにも供給されてい
る。トランジスタ２２に流れる電流は抵抗４２を通して
端子１４よりコンデンサ１８の充電電流となり、Ｂ点電
位はコンデンサ１８の充電によって上昇する。このコン
デンサ１８で設定されるバイアス電圧はトランジスタ６
４のベースに供給される。この場合、Ｂ点電位をｖｈｂ
’とすれば、トランジスタ２のベースに加わるバイアス
電圧はトランジスタ６０の順方向降下電圧Ｖｆだけ高い
値に変換されている。このｖｈｂ’が前記Ｖｈａ’を越
えると、トランジスタ２は作動状態、トランジスタ４は
不作動状態になるため、トランジスタ２２が不作動状態
になってコンデンサ１８の充電が停止され、同時に放電
状態に移行する。このとき、コンデンサ１８の放電によ
ってトランジスタ２のベース電位は低下し、トランジス
タ４のベース電位より低下すると、トランジスタ２は不
作動状態、トランジスタ４は作動状態に移行する。この
場合、コンデンサ１８の最低放電電位レベルは、トラン
ジスタの存在で、従来のＶｉａにトランジスタの順方向
降下電圧Ｖｆを加えた値で与えられる。第４図Ｂはこの
Ｂ点電位の変化を示し、この波形ａは従来回路の波形゛
ｂよりＶｆだけ低い値に成っている。従って、バイアス
変換回路の付加によってＢ点電位は従来回路よｆ。
合、トランジスタ８を流れる定電流は総てトランジスタ
４に流れ、この電流はトランジスタ３６で供給されてお
り、同時にトランジスタ２２のベースにも供給されてい
る。トランジスタ２２に流れる電流は抵抗４２を通して
端子１４よりコンデンサ１８の充電電流となり、Ｂ点電
位はコンデンサ１８の充電によって上昇する。このコン
デンサ１８で設定されるバイアス電圧はトランジスタ６
４のベースに供給される。この場合、Ｂ点電位をｖｈｂ
’とすれば、トランジスタ２のベースに加わるバイアス
電圧はトランジスタ６０の順方向降下電圧Ｖｆだけ高い
値に変換されている。このｖｈｂ’が前記Ｖｈａ’を越
えると、トランジスタ２は作動状態、トランジスタ４は
不作動状態になるため、トランジスタ２２が不作動状態
になってコンデンサ１８の充電が停止され、同時に放電
状態に移行する。このとき、コンデンサ１８の放電によ
ってトランジスタ２のベース電位は低下し、トランジス
タ４のベース電位より低下すると、トランジスタ２は不
作動状態、トランジスタ４は作動状態に移行する。この
場合、コンデンサ１８の最低放電電位レベルは、トラン
ジスタの存在で、従来のＶｉａにトランジスタの順方向
降下電圧Ｖｆを加えた値で与えられる。第４図Ｂはこの
Ｂ点電位の変化を示し、この波形ａは従来回路の波形゛
ｂよりＶｆだけ低い値に成っている。従って、バイアス
変換回路の付加によってＢ点電位は従来回路よｆ。
リドランジスタロ４の順方向電圧Ｖｆだけ低い値の電圧
を設定すれば良いことが分る。
を設定すれば良いことが分る。
このようにバイアス変換回路を付加した結果、コンパレ
ータ６を構成している第１及び第２のトランジスタ２．
４のベースに加えられるバイアス電圧は従来必要として
いたバイアス電圧１ （■）より烏かに低い値でよく、
例えば０．３ｖ程度で従来と同様の安定した発振動作を
得ることができ、その分だけ低電圧回路の出力電圧Ｖ
ｒａｇは低い値に設定できるため、低電圧駆動が可能に
なる。従って、この電圧制御発振器は、定電圧駆動の小
型ラジオ等の携帯用の電子機器に用いることができ、電
力消費が少ないため内蔵電池の寿命を延ばすことができ
る。
ータ６を構成している第１及び第２のトランジスタ２．
４のベースに加えられるバイアス電圧は従来必要として
いたバイアス電圧１ （■）より烏かに低い値でよく、
例えば０．３ｖ程度で従来と同様の安定した発振動作を
得ることができ、その分だけ低電圧回路の出力電圧Ｖ
ｒａｇは低い値に設定できるため、低電圧駆動が可能に
なる。従って、この電圧制御発振器は、定電圧駆動の小
型ラジオ等の携帯用の電子機器に用いることができ、電
力消費が少ないため内蔵電池の寿命を延ばすことができ
る。
以上説明したようにこの発明によれば、低電圧で安定し
た発振動作を維持することができ、携帯用音響機器等に
おいて電力消費の抑制により電池寿命を延ばすことがで
きる。−
た発振動作を維持することができ、携帯用音響機器等に
おいて電力消費の抑制により電池寿命を延ばすことがで
きる。−
第１図は従来の電圧制御発振器を示す回路図、＃！２図
Ａ、Ｂはその動作波形を示す説明図、第３図はこの発明
の電圧制御発振器の実施例を示す回路図、第４図Ａ及び
Ｂはその動作波形を示す説明図である。 ２・・・第１のトランジスタ、４・・・第２のトランジ
スタ、６・・・コンパレータ、１８・・・コンデンサ、
６０．６２・・・バイアス変換回路、６４．６６・・・
トランジスタ。 第１図 第２図 Ａ日 時 間 時
間第３図 ｍ−」 第４図 Ａ Ｂ
Ａ、Ｂはその動作波形を示す説明図、第３図はこの発明
の電圧制御発振器の実施例を示す回路図、第４図Ａ及び
Ｂはその動作波形を示す説明図である。 ２・・・第１のトランジスタ、４・・・第２のトランジ
スタ、６・・・コンパレータ、１８・・・コンデンサ、
６０．６２・・・バイアス変換回路、６４．６６・・・
トランジスタ。 第１図 第２図 Ａ日 時 間 時
間第３図 ｍ−」 第４図 Ａ Ｂ
Claims (2)
- （１）第１及び第２のトランジスタで構成されるコンパ
レータと、前記第１のトランジスタのベース側に接続さ
れ前記第２のトランジスタが作動状態にあるとき充電さ
れるとともにその充電電位で前記第１のトランジスタの
ベースにバイアスを付与するコンデンサと、前記第２の
トランジスタのベースに接続されその作動または不作動
状態への移行に対応して上限バイアス電圧又は下限バイ
アス電圧をそのベースに付与するバイアス回路と、前記
第１又は第２のトランジスタのベースに接続され前記コ
ンデンサ又は前記バイアス回路で付与されるバイアス電
圧を高いバイアス電圧に変換して付与するバイアス変換
回路とを具備したことを特徴とする電圧制御発振器。 - （２）前記バイアス変換回路はトランジスタで構成し、
前記バイアス回路又は前記コンデンサで与えられるバイ
アス電圧にそのトランジスの順方向降下電圧を重畳させ
て第１又は第２のトランジスタのベースに付与すること
を特徴とする特許請求の範囲第１項に記載の電圧制御発
振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171700A JPS5873224A (ja) | 1981-10-27 | 1981-10-27 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171700A JPS5873224A (ja) | 1981-10-27 | 1981-10-27 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5873224A true JPS5873224A (ja) | 1983-05-02 |
| JPH0239891B2 JPH0239891B2 (ja) | 1990-09-07 |
Family
ID=15928054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56171700A Granted JPS5873224A (ja) | 1981-10-27 | 1981-10-27 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5873224A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124639U (ja) * | 1977-03-11 | 1978-10-04 |
-
1981
- 1981-10-27 JP JP56171700A patent/JPS5873224A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124639U (ja) * | 1977-03-11 | 1978-10-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0239891B2 (ja) | 1990-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5642063A (en) | Current-saving detection for input signal level exceeding a threshold value | |
| US5218238A (en) | Bias voltage generation circuit of ecl level for decreasing power consumption thereof | |
| JPS5873224A (ja) | 電圧制御発振器 | |
| EP0165748B2 (en) | Oscillator circuit | |
| US20020171465A1 (en) | Level shift circuit | |
| JP3036756B2 (ja) | 発振回路 | |
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| CN115986896B (zh) | 一种多模态供电电路及其控制方法 | |
| KR930010877B1 (ko) | 저전력소모용 발진회로 | |
| JP2830648B2 (ja) | 電圧検出回路 | |
| JPH03121614A (ja) | 発振回路 | |
| JPH0413695Y2 (ja) | ||
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPH0321082Y2 (ja) | ||
| JPH0744248A (ja) | 定電圧回路 | |
| JPH0378004B2 (ja) | ||
| JPS5873220A (ja) | 電圧制御発振器 | |
| SU661723A1 (ru) | Генератор импульсов | |
| JPH0521124Y2 (ja) | ||
| JPH0257731B2 (ja) | ||
| JPS6188613A (ja) | パルス幅変調回路 | |
| JPH057893B2 (ja) | ||
| JPS6258566B2 (ja) | ||
| JPH02890B2 (ja) | ||
| JPH06189527A (ja) | Ｄｃ−ｄｃコンバータ |