JPH0620040B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0620040B2 JPH0620040B2 JP15938385A JP15938385A JPH0620040B2 JP H0620040 B2 JPH0620040 B2 JP H0620040B2 JP 15938385 A JP15938385 A JP 15938385A JP 15938385 A JP15938385 A JP 15938385A JP H0620040 B2 JPH0620040 B2 JP H0620040B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- type
- gaas layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体レーザ、FET等の半導体素子の製造方
法、特に第1の結晶成長、選択エッチング、第2の気相成
長の工程を順次含む製造方法において、酸化膜等の半導
体表面の変成による結晶性悪化のない量産性にすぐれた
製造方法に関するものである。
法、特に第1の結晶成長、選択エッチング、第2の気相成
長の工程を順次含む製造方法において、酸化膜等の半導
体表面の変成による結晶性悪化のない量産性にすぐれた
製造方法に関するものである。
（従来の技術） 半導体レーザの製造方法を例にとって従来技術を説明す
る。第3図は従来技術による作られた半導体レーザの構
造を示す断面図、第4図(a)〜(c)はその製造を示す工程
図である。(例えばIEＤＭ′83Proceedings pp292〜29
5)。第1の気相成長例えばメタル・オーガニックケミカル
ペーパーデポジション法(以下ＭＯＣＶＤ法を略記す
る。)を用いてn型ＧaＡs基板12上にn型Ａl0.45Ｇa0.55
Ａs層13,Ａl0.15Ｇa0.85Ａs活性層14,P型Ａl0.45Ｇa
0.55Ａs層15,n型ＧaＡs層16を形成する(第4図(a))。次
にウェットエッチングによる選択エッチングを行なって
P型Ａl0.45Ｇa0.55Ａs層15が露出する溝17を形成し(第4
図(b))、こののち第2の気相埋め込み成長を行ってP型Ａ
l0.45Ｇa0.55Ａs層18,P型ＧaＡs層19を形成して(第4図
(c))第3図に示した半導体レーザ結晶が完成する。n型Ｇ
aＡs層16は電流狭窄層と損失ガイドによる横モード制御
のための光吸収層の役割をしている。この製造は量産性
にすぐれたＭＯＣＶＤ法を用いるため、少なくとも結晶
成長工程に限っていえば量産性は従来の液相エピタキシ
ャル成長法を用いるのに比べれば格段にすぐれている。
る。第3図は従来技術による作られた半導体レーザの構
造を示す断面図、第4図(a)〜(c)はその製造を示す工程
図である。(例えばIEＤＭ′83Proceedings pp292〜29
5)。第1の気相成長例えばメタル・オーガニックケミカル
ペーパーデポジション法(以下ＭＯＣＶＤ法を略記す
る。)を用いてn型ＧaＡs基板12上にn型Ａl0.45Ｇa0.55
Ａs層13,Ａl0.15Ｇa0.85Ａs活性層14,P型Ａl0.45Ｇa
0.55Ａs層15,n型ＧaＡs層16を形成する(第4図(a))。次
にウェットエッチングによる選択エッチングを行なって
P型Ａl0.45Ｇa0.55Ａs層15が露出する溝17を形成し(第4
図(b))、こののち第2の気相埋め込み成長を行ってP型Ａ
l0.45Ｇa0.55Ａs層18,P型ＧaＡs層19を形成して(第4図
(c))第3図に示した半導体レーザ結晶が完成する。n型Ｇ
aＡs層16は電流狭窄層と損失ガイドによる横モード制御
のための光吸収層の役割をしている。この製造は量産性
にすぐれたＭＯＣＶＤ法を用いるため、少なくとも結晶
成長工程に限っていえば量産性は従来の液相エピタキシ
ャル成長法を用いるのに比べれば格段にすぐれている。
（発明が解決しようとす問題点） しかし、この際問題となるのは溝17の選択エッチング工
程である。ＡlxＧa1-xＡsはxが大きくなるほど酸化され
やすく、ＡlxＧa1- xＡsの露出した表面は空気中で容易
に酸化膜を形成し、加熱によって酸化膜が除去されな
い。これに比べてＧaＡs表面もやはり空気中で酸化膜を
形成するが還元性のガス中で加熱すれば容易に分解す
る。したがって、溝17の底面は空気中にさらされるため
酸化膜の上に気相埋め込み成長を行なうことになる。Ａ
lxＧa1-xＡs層15のx値が大きいときには電気的特性の悪
化、埋め込み層18,19における結晶転位の発生、さらに
は埋め込み成長そのものができなくなる。
程である。ＡlxＧa1-xＡsはxが大きくなるほど酸化され
やすく、ＡlxＧa1- xＡsの露出した表面は空気中で容易
に酸化膜を形成し、加熱によって酸化膜が除去されな
い。これに比べてＧaＡs表面もやはり空気中で酸化膜を
形成するが還元性のガス中で加熱すれば容易に分解す
る。したがって、溝17の底面は空気中にさらされるため
酸化膜の上に気相埋め込み成長を行なうことになる。Ａ
lxＧa1-xＡs層15のx値が大きいときには電気的特性の悪
化、埋め込み層18,19における結晶転位の発生、さらに
は埋め込み成長そのものができなくなる。
また、通常p 型Ａl0.45Ｇa0.55Ａs 層15 は2000〜5000
Åとうすいたため、ウェットエッチングを用いて溝17の
底面がp型Ａl0.45Ｇa0.55Ａs層15を貫通しないように制
御するのは困難である。ＧaＡsとＡlxＧa1-xＡsの選択
エッチャントを用いることを考えられるが、通常の選択
エッチャントはＡlxＧa1-xＡs層表面に厚い酸化膜を形
成する。
Åとうすいたため、ウェットエッチングを用いて溝17の
底面がp型Ａl0.45Ｇa0.55Ａs層15を貫通しないように制
御するのは困難である。ＧaＡsとＡlxＧa1-xＡsの選択
エッチャントを用いることを考えられるが、通常の選択
エッチャントはＡlxＧa1-xＡs層表面に厚い酸化膜を形
成する。
本発明はこの問題を解決した半導体素子の製造方法を提
供することにある。
供することにある。
（問題点を解決するための手段） 本発明は、第1のＧaＡs層と第2のＧaＡs層との間にＡlx
Ｇa1-xＡs層(x＞０．１)を少なくとも有しかつ前記第2
のＧaＡs層が最上層となっている積層構造を少なくとも
具備する多層構造を基板上に形成する第1の結晶成長工
程と、前記第１のＧaＡs層が露出する深さの溝を前記多
層構造に形成する工程と、前記第2のＧaＡs層と溝底部
に露出している第1のＧaＡs層とを塩化水素による気相
エッチングにより除去した後、前記溝部および前記Ａlx
Ｇa1-xＡs層上に半導体層を形成する第2の結晶成長工程
とを少なくとも備えた構成となっている。
Ｇa1-xＡs層(x＞０．１)を少なくとも有しかつ前記第2
のＧaＡs層が最上層となっている積層構造を少なくとも
具備する多層構造を基板上に形成する第1の結晶成長工
程と、前記第１のＧaＡs層が露出する深さの溝を前記多
層構造に形成する工程と、前記第2のＧaＡs層と溝底部
に露出している第1のＧaＡs層とを塩化水素による気相
エッチングにより除去した後、前記溝部および前記Ａlx
Ｇa1-xＡs層上に半導体層を形成する第2の結晶成長工程
とを少なくとも備えた構成となっている。
（作用） 本発明に係る、気相エッチング直前の結晶表面は溝側部
を除いてＧaＡs層が露出している。前述のようにＧaＡs
層は加熱により容易に酸化層が除去できるため、清浄な
表面を得ることが可能である。また、塩化水素を用いた
気相エッチングにおいてはＧaＡsとＡlxＧa1-xＡs(x＞
０．１)のエッチングレートはきわめて小さいためＧaＡ
s層を選択的に除去することができる。さらに塩化水素
を用いた気相エッチングでは鏡面のＧaＡs表面を得るこ
とは困難であるがＧaＡs層を除去し、露出したＡlxＧa
1-xＡs層(x＞０．１)の鏡面性は良好である。このよう
に気相エッチングを行ない、ＧaＡs層を除去した洗浄か
つ鏡面のＡlxＧa1-xＡs層表面上に第2の気相埋め込み成
長を行なって結晶転位の少ない良質の半導体層を形成す
ることができる。また、溝側部にはＡlxＧa1-xＡs層が
露出するが、ｘ＜0.5程度にしておけば埋め込み層の結
晶性に大きな影響は出ない。
を除いてＧaＡs層が露出している。前述のようにＧaＡs
層は加熱により容易に酸化層が除去できるため、清浄な
表面を得ることが可能である。また、塩化水素を用いた
気相エッチングにおいてはＧaＡsとＡlxＧa1-xＡs(x＞
０．１)のエッチングレートはきわめて小さいためＧaＡ
s層を選択的に除去することができる。さらに塩化水素
を用いた気相エッチングでは鏡面のＧaＡs表面を得るこ
とは困難であるがＧaＡs層を除去し、露出したＡlxＧa
1-xＡs層(x＞０．１)の鏡面性は良好である。このよう
に気相エッチングを行ない、ＧaＡs層を除去した洗浄か
つ鏡面のＡlxＧa1-xＡs層表面上に第2の気相埋め込み成
長を行なって結晶転位の少ない良質の半導体層を形成す
ることができる。また、溝側部にはＡlxＧa1-xＡs層が
露出するが、ｘ＜0.5程度にしておけば埋め込み層の結
晶性に大きな影響は出ない。
（実施例） 第1図は本発明の一実施例を示す図である。
第1の結晶成長を例えばＭＯＣＶＤ法を用いて行ない、n
型ＧaＡs基板1上にn型Ａl0.45Ｇa0.55Ａs層2,Ａl0.15Ｇ
a0.85Ａs活性層3,p型Ａl0.45Ｇa0.55Ａs層4,ｎ型ＧaＡs
層(第1のＧaＡs層)5,n型Ａl0.2Ｇa0.8Ａs層6,n型ＧaＡs
層(第2のＧaＡs層)10を形成する(第1図(a))。次に選択
エッチングを行なってn型ＧaＡs層5が貫通しない程度の
深さの溝11を形成する（第1図(b))。こののち塩化水素
を用いた気相エッチングを行なってn型ＧaＡs層10及び
溝7底部のn型ＧaＡs層5を除去する(第1図(c))。この直
後に第2のＭＯＣＶＤ法を用いた気相成長を行なってp型
Ａl0.45Ｇa0.45Ａs層8,p型ＧaＡs層9を形成して(第1図
(d))本発明に係る半導体レーザ結晶が完成する。本発明
の製造工程に用いる気相エッチングの条件は、一例とし
て温度850℃においてＨＣl正味流量5cc/min,ＡsＨ3正味
流量50cc/min，キャリアガスとしての水素ガス流量が12
l/minで、ＧaＡsのエッチレートは約2600Å/minであ
る。同じ条件でＡl0.2Ｇa0.8ＡsのエッチレートはＧaＡ
sの1/6程度である。したがってn型ＧaＡs層10の層厚を3
000Å、溝7底部のn型ＧaＡs層5の層厚も3000Åとして、
エッチング時間2分程度にすればn型ＧaＡs層10,溝7底部
のn型ＧaＡs層5は完全に除去され、鏡面のn型Ａl0.2Ｇa
0.8Ａs層６及びp型Ａl0.45Ｇa0.55Ａs層4が露出する。
そしてその表面は酸化膜の存在しないきわめて清浄なも
のである。このため、気相エッチング直後に形成される
埋め込み層8,9は結晶転位が少なく良質のものである。
型ＧaＡs基板1上にn型Ａl0.45Ｇa0.55Ａs層2,Ａl0.15Ｇ
a0.85Ａs活性層3,p型Ａl0.45Ｇa0.55Ａs層4,ｎ型ＧaＡs
層(第1のＧaＡs層)5,n型Ａl0.2Ｇa0.8Ａs層6,n型ＧaＡs
層(第2のＧaＡs層)10を形成する(第1図(a))。次に選択
エッチングを行なってn型ＧaＡs層5が貫通しない程度の
深さの溝11を形成する（第1図(b))。こののち塩化水素
を用いた気相エッチングを行なってn型ＧaＡs層10及び
溝7底部のn型ＧaＡs層5を除去する(第1図(c))。この直
後に第2のＭＯＣＶＤ法を用いた気相成長を行なってp型
Ａl0.45Ｇa0.45Ａs層8,p型ＧaＡs層9を形成して(第1図
(d))本発明に係る半導体レーザ結晶が完成する。本発明
の製造工程に用いる気相エッチングの条件は、一例とし
て温度850℃においてＨＣl正味流量5cc/min,ＡsＨ3正味
流量50cc/min，キャリアガスとしての水素ガス流量が12
l/minで、ＧaＡsのエッチレートは約2600Å/minであ
る。同じ条件でＡl0.2Ｇa0.8ＡsのエッチレートはＧaＡ
sの1/6程度である。したがってn型ＧaＡs層10の層厚を3
000Å、溝7底部のn型ＧaＡs層5の層厚も3000Åとして、
エッチング時間2分程度にすればn型ＧaＡs層10,溝7底部
のn型ＧaＡs層5は完全に除去され、鏡面のn型Ａl0.2Ｇa
0.8Ａs層６及びp型Ａl0.45Ｇa0.55Ａs層4が露出する。
そしてその表面は酸化膜の存在しないきわめて清浄なも
のである。このため、気相エッチング直後に形成される
埋め込み層8,9は結晶転位が少なく良質のものである。
第2図(a)〜(e)は本発明に係る製造方法により得られるF
ETの製造工程の一例を示す。
ETの製造工程の一例を示す。
第1のＭＯＣＶＤ成長により高抵抗ＧaＡs基板20上に高
抵抗Ａl0.5Ｇa0.5Ａs層21,n型ＧaＡs層22,高抵抗Ａl0.5
Ｇa0.5Ａs層23,高抵抗ＧaＡs層24を形成する(第2図
(a))。次に選択エッチングによりn型ＧaＡs層を貫通し
ない溝25,26を形成する(第2図(b))。このときエッチン
グマスクにはＳiＯ2マスクを用い、溝25,26にはさまれ
た部分には選択エッチング後もＳiＯ2マスク27を残して
おく。こののちＭＯＣＶＤ反応炉中で気相エッチングを
行なって、ＳiＯ2マスクのない部分の高抵抗ＧaＡs層24
と溝25,26底部のn型ＧaＡs層22を除去し(第2図(c))、続
いて行なうＭＯＣＶＤ埋め込み成長においてn型Ａl0.3
Ｇa0.7Ａs層28,n型ＧaＡs層を順次形成する(第2図
(d))。最後にゲート電極30,ドレイン電極31,リース電極
32を形成して本発明に係るFETが完成する（第2は図
(e))。本発明に係るFETは電流注入領域が溝25,26とこれ
にはさまれた部分に限定されるため集積化にも適してい
る。
抵抗Ａl0.5Ｇa0.5Ａs層21,n型ＧaＡs層22,高抵抗Ａl0.5
Ｇa0.5Ａs層23,高抵抗ＧaＡs層24を形成する(第2図
(a))。次に選択エッチングによりn型ＧaＡs層を貫通し
ない溝25,26を形成する(第2図(b))。このときエッチン
グマスクにはＳiＯ2マスクを用い、溝25,26にはさまれ
た部分には選択エッチング後もＳiＯ2マスク27を残して
おく。こののちＭＯＣＶＤ反応炉中で気相エッチングを
行なって、ＳiＯ2マスクのない部分の高抵抗ＧaＡs層24
と溝25,26底部のn型ＧaＡs層22を除去し(第2図(c))、続
いて行なうＭＯＣＶＤ埋め込み成長においてn型Ａl0.3
Ｇa0.7Ａs層28,n型ＧaＡs層を順次形成する(第2図
(d))。最後にゲート電極30,ドレイン電極31,リース電極
32を形成して本発明に係るFETが完成する（第2は図
(e))。本発明に係るFETは電流注入領域が溝25,26とこれ
にはさまれた部分に限定されるため集積化にも適してい
る。
（発明の効果） 以上説明したように、本発明によれば清浄な結晶表面上
に良質の結晶層を形成することができ、信頼性、素子特
性に優れた半導体素子を容易に得ることができる。この
ように本発明は半導体レーザなみならず、FET,集積回路
等の製造に応用が期待される。
に良質の結晶層を形成することができ、信頼性、素子特
性に優れた半導体素子を容易に得ることができる。この
ように本発明は半導体レーザなみならず、FET,集積回路
等の製造に応用が期待される。
第1図(a)〜(d)は本発明の第1の実施例を示す工程図、第
2図(a)〜(e)は第2の実施例の製造工程を示す図、第3図
は従来技術により得られる半導体レーザの一例の構造を
示す断面図、第4図(a)〜(c)はその製造工程を示す図で
ある。 図において、 1,12……n型ＧaＡs基板、 2,13……n型Ａl0.45Ｇa0.65Ａs層、 3,14……Ａl0.15Ｇa0.85Ａs活性層、 4,15……p型Ａl0.45Ｇa0.55Ａs層、 5,10,16……n型ＧaＡs層、 6……n型Ａl0.2Ｇa0.8Ａs層、 7,11,17,25,26……溝、 8,18……p型Ａl0.45Ｇa0.55Ａs層、 9,19……p型ＧaＡs層、20……ＧaＡs基板、 21,23……Ａl0.5Ｇa0.5Ａs層、 22……n型ＧaＡs層、 24……高抵抗ＧaＡs層 をそれぞれ示す。
2図(a)〜(e)は第2の実施例の製造工程を示す図、第3図
は従来技術により得られる半導体レーザの一例の構造を
示す断面図、第4図(a)〜(c)はその製造工程を示す図で
ある。 図において、 1,12……n型ＧaＡs基板、 2,13……n型Ａl0.45Ｇa0.65Ａs層、 3,14……Ａl0.15Ｇa0.85Ａs活性層、 4,15……p型Ａl0.45Ｇa0.55Ａs層、 5,10,16……n型ＧaＡs層、 6……n型Ａl0.2Ｇa0.8Ａs層、 7,11,17,25,26……溝、 8,18……p型Ａl0.45Ｇa0.55Ａs層、 9,19……p型ＧaＡs層、20……ＧaＡs基板、 21,23……Ａl0.5Ｇa0.5Ａs層、 22……n型ＧaＡs層、 24……高抵抗ＧaＡs層 をそれぞれ示す。
Claims (1)
- 【請求項１】第1 のＧaＡs層と第2 のＧaＡs層との間に
ＡlxＧa1-xＡs層(ｘ＞０．１)を少なくとも有しかつ前
記第2 のＧaＡs層が最上層となっている積層構造を少な
くとも具備する多層構造を基板上に形勢する第1の結晶
成長工程と、前記第1のＧaＡs層が露出する深さの溝を
前記多層構造に形成する工程と、前記第2のＧaＡs層と
溝底部に露出している第1のＧaＡs層とを塩化水素によ
る気相エッチングにより除去した後、前記溝部および前
記ＡlxＧa1-xＡs層上に半導体層を形成する第2の結晶成
長工程とを少なくとも備えていることを特徴とする半導
体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15938385A JPH0620040B2 (ja) | 1985-07-18 | 1985-07-18 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15938385A JPH0620040B2 (ja) | 1985-07-18 | 1985-07-18 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6220323A JPS6220323A (ja) | 1987-01-28 |
| JPH0620040B2 true JPH0620040B2 (ja) | 1994-03-16 |
Family
ID=15692599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15938385A Expired - Lifetime JPH0620040B2 (ja) | 1985-07-18 | 1985-07-18 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620040B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821752B2 (ja) * | 1986-09-16 | 1996-03-04 | 松下電器産業株式会社 | 半導体レ−ザ装置の製造方法 |
| JPH023925A (ja) * | 1988-06-20 | 1990-01-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0774484B2 (ja) * | 1989-02-28 | 1995-08-09 | 大成ロテック株式会社 | 石炭灰砂を添加した耐流動性アスファルト舗装材 |
| JP2012169540A (ja) * | 2011-02-16 | 2012-09-06 | Furukawa Electric Co Ltd:The | 半導体素子の製造方法および半導体素子 |
-
1985
- 1985-07-18 JP JP15938385A patent/JPH0620040B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6220323A (ja) | 1987-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| EP0380322B1 (en) | Semi-conductor lasers | |
| JPH0511677B2 (ja) | ||
| JPH0620040B2 (ja) | 半導体素子の製造方法 | |
| US5194400A (en) | Method for fabricating a semiconductor laser device using (Alx Ga1-x)y In1-y P semiconductor clad layers | |
| US5887011A (en) | Semiconductor laser | |
| JPH06101433B2 (ja) | 半導体素子の製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP3881041B2 (ja) | 化合物半導体素子の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| KR20030036934A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS6142984A (ja) | 半導体レ−ザの製造方法 | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JP2007165640A (ja) | 半導体光素子を作製する方法 | |
| JPS59222988A (ja) | 化合物半導体素子およびその製造方法 | |
| JPS6390879A (ja) | 半導体レ−ザの製造方法 | |
| JPH07105551B2 (ja) | 半導体レーザの製造方法 | |
| JPS60260185A (ja) | 半導体レ−ザの製造方法 | |
| JPH01244689A (ja) | 半導体レーザの製造方法 | |
| JPS5948532B2 (ja) | 半導体装置の製造方法 | |
| JPH03292743A (ja) | 電界効果トランジスタの製造方法 | |
| GB2299709A (en) | Method for producing a semiconductor device | |
| JPS59181080A (ja) | 埋め込みヘテロ構造半導体発光素子の製造方法 | |
| JPH05145058A (ja) | 光電子集積回路装置の製法 | |
| JPS6355996A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |