JPH0620287B2 - 映像記録再生装置 - Google Patents

映像記録再生装置

Info

Publication number
JPH0620287B2
JPH0620287B2 JP62219814A JP21981487A JPH0620287B2 JP H0620287 B2 JPH0620287 B2 JP H0620287B2 JP 62219814 A JP62219814 A JP 62219814A JP 21981487 A JP21981487 A JP 21981487A JP H0620287 B2 JPH0620287 B2 JP H0620287B2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
memory
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62219814A
Other languages
English (en)
Other versions
JPS6462989A (en
Inventor
茂弘 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62219814A priority Critical patent/JPH0620287B2/ja
Publication of JPS6462989A publication Critical patent/JPS6462989A/ja
Publication of JPH0620287B2 publication Critical patent/JPH0620287B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ビデオテープレコーダ(VTR)等に適用
される映像記録再生装置に関するものである。
[従来の技術] 第2図は従来の映像記録再生装置を示すブロツク図であ
る。図において、(1)は入力アナログ映像信号より同期
信号を分離する同期信号分離回路、(2)は入力アナログ
映像信号をサンプルするA/D変換器、(3)はメモリ、
(4)は書き込み系システムクロツクを入力水平同期信号
に位相同期させるための書き込み系システムクロツクデ
イゼーブル用単安定回路、(5)は書き込み系システムク
ロツクを発生する電圧制御発振器、(6)はメモリ(3)を制
御するメモリコントロール回路、(7)は読み出し系シス
テムクロツクを発生する電圧制御発振器、(8)は読み出
し系システムクロツクを分周して作り出した読み出し系
水平同期信号(RHD)と、外部より入力される水平同
期信号との位相を比較する位相比較器、(9)は位相比較
器(8)の出力に周波数制限を加える低域通過フィルタ、
(10)はメモリ出力をアナログ信号に戻すD/A変換器、
(11)はメモリ出力アナログ信号にメモリコントロール回
路(6)から出されるつけ足し同期信号を加える加算器、
(12)は入力アナログ映像信号とメモリ出力映像信号とを
切り替えるアナログスイツチ回路である。
次に動作について説明する。入力アナログ映像信号はA
/D変換器(2)に印加されるとともに、同期信号分離回
路(1)に印加され、水平同期信号が分離される。この分
離された水平同期信号の立ち上りによつて、書き込み系
システムクロツクデイゼーブル用の単安定回路(4)が駆
動され、その出力が所定の時限だけ「H」となる。この
「H」信号は電圧制御発振器(5)のイネーブル端子に印
加され、電圧制御発振器(5)は書き込み系システムクロ
ツクを生成する。この書き込み系システムクロツクは、
電圧制御発振器(5)の再発振位相が上記水平同期信号の
立ち下りに対して一定となるように位相同期されてい
る。そして、上記A/D変換器(2)に印加された映像信
号は、上記システムクロツクで作られたA/Dクロツク
でサンプルされる。
サンプルされた入力映像情報は、書き込み系システムク
ロツクによりメモリ(3)に取り込まれ、メモリコントロ
ール回路(6)の出力により制御されて、所定のアドレス
のメモリセルへ書き込まれる。こうして書き込まれた映
像情報は、電圧制御発振器(7)の出力により読み出し系
システムクロツクが供給されるメモリコントロール回路
(6)により順次読み出され、D/A変換器(10)によりア
ナログ信号に戻される。さらに、読み出し系システムク
ロツクを分周して得られるメモリ(3)からの読み出し情
報に同期したつけ足し同期信号をメモリコントロール回
路(6)より生成し、この同期信号を加算器(11)で、アナ
ログ信号に戻されたメモリ出力につけ足して、アナログ
スイツチ回路(12)を介してモニタTVに入力し、画像を
得る。
ところで、アナログスイツチ回路(12)によりアナログス
ルー画とメモリ画とを切り換えたときに、モニタTV画
像において垂直・水平同期乱れを生ずる。そこで、メモ
リコントロール回路(6)より出力されるつけ足し同期信
号は、垂直方向については入力アナログ映像信号より分
離された垂直同期信号により初期化させる。また、水平
方向については、メモリコントロール回路(6)より出力
されるつけ足し同期信号中の水平同期信号と同相の水平
同期信号(RHD)と、入力アナログ映像信号より分離
まれた水平同期信号とを入力とする位相比較器(8)の出
力を、低域通過フィルタ(9)により周波数制限して電圧
制御発振器(7)の周波数制御端子に入力することにより
形成されるPLL(Phase Locked Lood)により、入力
アナログ映像信号との水平位相同期状態を得る。以上の
動作により、モニタTV画像における画像切り替え時の
同期乱れを抑えている。
[発明が解決しようとする問題点] 上述した従来の回路にあつては、入力アナログ映像信号
との水平位相同期状態はPLLループにより保つている
ので、入力ソースのジツタに対応したPLLループ時定
数を設定しないと、メモリ出力信号に書き込み時とは異
なるジツタを加えることになりかねず、画質劣化を生じ
るという問題点があつた。
この発明は上記のような問題点を解決するためになされ
たもので、PLLループを廃して画質劣化のない安定し
たモニタTV画像が得られる映像記録再生装置を提供す
ることを目的としている。
[問題点を解決するための手段] この発明に係る映像記録再生装置は、読み出し系システ
ムクロツクを生成する水晶発振回路と、この水晶発振回
路の出力を分周して得られる読み出し系水平同期信号に
もとづいて垂直方向の有効画像外の固定箇所でのみ入力
アナログ映像信号より分離された水平同期信号をメモリ
コントロール回路へ供給し、上記読み出し系水平同期信
号を生成する分周器を初期化する手段とを設けたもので
ある。
[作用] この発明の映像記録再生装置においては、読み出し系シ
ステムクロツクは水晶発振回路によつて発生され、この
高精度の周波数出力を分周して得られる読み出し系水平
同期信号をカウンタ回路等でカウントしてタイミングを
とつた垂直方向の有効画像範囲外の固定箇所でのみメモ
リコントロール回路の分周器を初期化するようにして、
入力アナログ映像信号との水平同期をデイジタル回路構
成で実現している。
[実施例] 以下、この発明の一実施例を第1図について説明する。
(1)は入力アナログ映像信号より同期信号を分離する同
期信号分離回路、(2)は入力アナログ映像信号をサンプ
ルするA/D変換器、(3)はメモリ、(4)は書き込み系シ
ステムクロツクを入力水平同期信号に位相同期させるた
めの書き込み系システムクロツクデイゼーブル用単安定
回路、(5)は書き込み系システムクロツクを発生する電
圧制御発振器、(6)はメモリ(3)を制御するメモリコント
ロール回路、(10)はメモリ出力をアナログ信号に戻すD
/A変換器、(11)はメモリ出力アナログ信号にメモリコ
ントロール回路(6)から出されるつけ足し同期信号を加
える加算器、(12)は入力アナログ映像信号とメモリ出力
映像信号とを切り替えるアナログスイツチ回路で、以上
は第2図と同様の構成である。
(13)は読み出し系システムクロツクを高精度周波数にて
発振出力する水晶発振回路、(14)は入力アナログ映像信
号より分離された垂直同期信号をリセツト入力とし、水
晶発振回路(13)の出力をメモリコントロール回路(6)の
内部の分周器(図示せず)で分周して得た水平同期信号
レートのRHD信号をクロツク入力とするカウンタ回
路、(15)はたとえばROMからなる組み合わせ回路、(1
6)は入力アナログ映像信号より分離された水平同期信号
を、組み合わせ回路(15)の出力にてゲートしてメモリコ
ントロール回路(6)へ入力するゲート回路である。
次に動作について説明する。入力アナログ映像信号がA
/D変換器(2)によりサンプルされ、メモリ(3)に書き込
まれた後、読み出されてD/A変換器(10)によりアナロ
グ信号に戻され、メモリコントロール回路(6)の出力で
あるつけ足し同期信号を加算器(11)により加えてモニタ
TV画像を得る動作は第2図の従来例と同様である。
第1図では従来例と異なり、読み出し系システムクロツ
クが自走発振の水晶発振回路(13)により供給されてい
る。メモリコントロール回路(6)は水晶発振回路(13)の
出力を内部で分周して水平同期信号レートのRHD信号
を生成する。このRHD信号はカウンタ回路(14)にクロ
ツク入力として与えられる。カウンタ回路(14)は入力ア
ナログ映像信号より分離された垂直同期信号によりリセ
ツトされる。カウンタ回路(14)はRHD信号をカウント
して、その出力を組み合わせ回路(15)に入力する。組み
合わせ回路(15)はカウンタ回路(14)からの出力にもとづ
いて、垂直方向の有効画像範囲外の固定箇所を示す信号
を発生する。この信号はゲート回路(16)に与えられ、ゲ
ート回路(16)は上記垂直方向の有効画像範囲外の固定箇
所でのみ、入力アナログ映像信号より分離された水平同
期信号を通して、メモリコントロール回路(6)へ入力さ
せる。メモリコントロール回路(6)は、上記ゲート回路
(16)から出力される映像信号より分離された水平同期信
号の立ち下がりにより、RHD信号生成用の内部分周器
を初期化する。
このようにして、読み出し系システムクロツクの生成に
水晶発振回路(13)を用いたことにより、メモリ出力画像
の有効範囲内では水晶発振回路(13)の出力の自走分周に
よる安定動作を行い、かつ、入力アナログ映像信号中の
水平同期信号に対しては、水晶発振回路出力の自走分周
による1垂直期間測定後に発生する水平同期信号位相ず
れに抑えられた水平位相同期状態を得ることができる。
なお、上記実施例では書き込み系システムクロツクの生
成に電圧制御発振器(5)のデイゼーブル/イネーブル機
能を用い、入力アナログ映像信号との水平位相同期を得
ているが、書き込み系システムクロツクをPLL構成に
て生成してもよい。また、読み出し系垂直方向の有効画
像範囲外の固定箇所を示す信号を発生する手段として、
アナログ単安定回路を用いても同様の効果が得られる。
[発明の効果] 以上のように、この発明によれば、入力アナログ映像信
号との水平位相同期を得るうえで、アナログ回路構成に
よるPLLループに代えてデイジタル回路構成を採用し
たことにより、同期動作の影響による画質劣化がなく信
頼性の高いシステムが実現できるとともに、有効画像範
囲内では水晶発振による精度の安定したつけ足し同期信
号を供給することになるので、安定したモニタTV画像
を得ることができるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロツク図、第2図
は従来例を示すブロツク図である。 (2)……A/D変換器、(3)……メモリ、(6)……メモリ
コントロール回路、(10)……D/A変換器、(11)……加
算器、(12)……アナログスイツチ回路、(13)……水晶発
振回路、(14)……カウンタ回路、(15)……組み合わせ回
路、(16)……ゲート回路。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力アナログ映像信号をサンプルするA/
    D変換器と、このA/D変換器でサンプルされた映像情
    報が書き込まれるメモリと、このメモリを制御するメモ
    リコントロール回路と、上記メモリから読み出した映像
    情報をアナログ映像信号に戻すD/A変換器と、このD
    /A変換器の出力に読み出し系システムクロツクを分周
    して生成したつけ足し同期信号を付加する加算器と、上
    記入力アナログ映像信号と上記加算器の出力とを切り替
    えてモニタTVに出力するスイツチ回路とを有する映像
    記録再生装置において、上記読み出し系システムクロツ
    クを生成する水晶発振回路と、この水晶発振回路の出力
    を分周して得られる読み出し系水平同期信号にもとづい
    て垂直方向の有効画像外の固定箇所でのみ入力アナログ
    映像信号より分離された水平同期信号を上記メモリコン
    トロール回路へ供給し、上記読み出し系水平同期信号を
    生成する分周器を初期化する手段とを設けたことを特徴
    とする映像記録再生装置。
JP62219814A 1987-09-02 1987-09-02 映像記録再生装置 Expired - Fee Related JPH0620287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62219814A JPH0620287B2 (ja) 1987-09-02 1987-09-02 映像記録再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62219814A JPH0620287B2 (ja) 1987-09-02 1987-09-02 映像記録再生装置

Publications (2)

Publication Number Publication Date
JPS6462989A JPS6462989A (en) 1989-03-09
JPH0620287B2 true JPH0620287B2 (ja) 1994-03-16

Family

ID=16741451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62219814A Expired - Fee Related JPH0620287B2 (ja) 1987-09-02 1987-09-02 映像記録再生装置

Country Status (1)

Country Link
JP (1) JPH0620287B2 (ja)

Also Published As

Publication number Publication date
JPS6462989A (en) 1989-03-09

Similar Documents

Publication Publication Date Title
EP0258042B1 (en) Phase locked loop circuit with quickly recoverable stability
JPS6110379A (ja) スキユ−歪除去装置
US4772950A (en) Method and apparatus for sampling and processing a video signal
US5528307A (en) Clock generator
KR900001769B1 (ko) 영상신호 재생장치의 스큐왜곡 보정회로
JPH0620287B2 (ja) 映像記録再生装置
US5065385A (en) Time base control system with coarse and fine correction for a spindle servo
KR930010936B1 (ko) 지터 검출회로
US5285289A (en) Recording and reproducing information apparatus for selectively recording a PCM audio signal or a digital signal in placed thereof
JP3151114B2 (ja) 映像信号処理装置
JPS63220472A (ja) ディスク記録情報再生装置における位相同期回路
JPS6027286A (ja) ビデオ入力処理装置
KR940006717Y1 (ko) Vtr영상신호 기입, 독취회로
JPH0722769Y2 (ja) ドロツプアウト補償回路
JPH0319632B2 (ja)
JPH0666104B2 (ja) 時間軸補正装置
JPH0530477A (ja) 時間軸補正回路
JPH01220996A (ja) 高速位相合せ回路
JPH084337B2 (ja) 時間軸エラ−補正装置
JPH0773369B2 (ja) 時間軸誤差補正装置
JPS6110378A (ja) 映像信号の時間軸補正装置
JPH0434228B2 (ja)
JPH0628462B2 (ja) 同期信号発生器
JPH02228889A (ja) 画像処理回路
JPH0530478A (ja) クロツク発生回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees