JPH06204809A - リングオシレータ - Google Patents

Abstract

(57)【要約】 【目的】本発明は、ゲートの立ち上がり応答速度又は立
ち下がり応答速度を独立に、かつ簡易に精度よく測定し
得るリングオシレータの実現を目的とするものである。 【構成】複数のフリツプフロツプ回路を環状に縦列接続
し、第１のフリツプフロツプ回路から後段側に所定段離
れた第２のフリツプフロツプ回路の出力に基づいて所定
の論理手段が第１のフリツプフロツプ回路をリセツトす
るようにしたことにより、当該リングオシレータからは
フリツプフロツプ回路の段数に応じた周波数の出力信号
が出力され、かくしてゲートの立ち上がり応答時間又は
立ち下がり応答時間を独立に測定できるリングオシレー
タを実現できる。

Description

【発明の詳細な説明】

【０００１】

【目次】 産業上の利用分野 従来の技術 発明の解決しようとする課題 課題を解決するための手段（図１及び図３） 作用（図１及び図３） 実施例（図１〜図３） （１）第１実施例 （２）第２実施例 （３）他の実施例 発明の効果

【０００２】

【産業上の利用分野】本発明はリングオシレータに関
し、ゲートの立ち上がり又は立ち下がり応答速度を独立
に測定できるようにしたものである。

【０００３】

【従来の技術】従来、立ち上がり及び立ち下がり等のゲ
ートの応答速度を調査又は管理する目的で、インバータ
を奇数個環状に縦列接続したリングオシレータが用いら
れることが多い。すなわちリングオシレータにおいて
は、出力信号の周期をインバータの段数の２倍で割るこ
とによつて立ち上がり及び立ち下がりの応答時間を大ま
かに得ることができるようになされている。この場合リ
ングオシレータにおいては、出力パルスの計数時間を増
して行くことにより、容易にゲート応答速度の測定精度
を高めることができる。

【０００４】

【発明が解決しようとする課題】ところが、一般的にゲ
ートの立ち上がり及び立ち下がりは異なる素子又は回路
で駆動されており、大きな負荷を駆動する場合には立ち
上がり応答速度は大きく異なることがあつた。このため
立ち上がり応答速度及び立ち下がり応答速度を独立に測
定する手段として、従来、デイレーラインを用いて遅延
値そのものを測定する方法等が提案されているものの、
測定作業が煩雑な問題があつた。

【０００５】本発明は以上の点を考慮してなされたもの
で、ゲートの立ち上がり応答速度又は立ち下がり応答速
度を独立に、かつ簡易に精度よく測定し得るリングオシ
レータを提案しようとするものである。

【０００６】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、複数のフリツプフロツプ回路３
（Ｘ）又は２１（Ｘ）を環状に縦列接続し、第１のフリ
ツプフロツプ回路３（Ｘ）又は２１（Ｘ）から後段側に
所定段離れた第２のフリツプフロツプ回路（Ｘ＋ｊ）又
は２１（Ｘ＋ｊ）の出力に基づいて所定の論理手段１２
（Ｒ）又は２５（Ｒ）が第１のフリツプフロツプ回路３
（Ｘ）又は２１（Ｘ）をリセツトするようにした。

【０００７】また本発明においては、複数のフリツプフ
ロツプ回路３（Ｘ）のうち第１のフリツプフロツプ回路
３（Ｘ）の非反転出力端を第２のフリツプフロツプ回路
３（Ｘ＋１）のセツト入力端に接続してなるリングオシ
レータ１において、第１のフリツプフロツプ回路３
（Ｘ）から後段側に所定段離れた第３のフリツプフロツ
プ回路３（Ｘ＋ｊ）の非反転出力端から出力される第１
の出力信号Ｓ１（Ｙ＋ｊ）、及び第３のフリツプフロツ
プ回路（Ｘ＋ｊ）から後段側に所定段離れた第４のフリ
ツプフロツプ回路（Ｘ＋ｊ＋ｋ）の反転出力端から出力
される第２の出力信号Ｓ１（Ｙ＋ｊ＋ｋ）に基づいて第
１のフリツプフロツプ回路３（Ｘ）をリセツトする論理
手段１２（Ｒ）を設けた。

【０００８】さらに本発明においては、論理手段１２
（Ｒ）は、第１及び第２の出力信号Ｓ１（Ｙ＋ｊ）及び
（Ｙ＋ｊ＋ｋ）を第１及び第２の入力端において入力す
るアンド回路１１（Ｑ）と、アンド回路１１（Ｑ）の出
力を第１の入力端で入力するオア回路１０（Ｐ）とを設
け、第１及び第２の出力信号Ｓ１（Ｙ＋ｊ）及び（Ｙ＋
ｊ＋ｋ）に基づくオア回路１０（Ｐ）の出力信号を第１
のフリツプフロツプ回路３（Ｘ）のリセツト入力端に供
給するようにした。

【０００９】さらに本発明においては、複数のフリツプ
フロツプ回路２１（Ｘ）のうち第１のフリツプフロツプ
回路２１（Ｘ）の非反転出力端を第２のフリツプフロツ
プ回路２１（Ｘ＋１）のリセツト入力端に接続してなる
リングオシレータ２０において、第１のフリツプフロツ
プ回路２１（Ｘ）から後段側に所定段離れた第３のフリ
ツプフロツプ回路２１（Ｘ＋ｊ）の反転出力端から出力
される第１の出力信号Ｓ１０（Ｙ＋ｊ）、及び第３のフ
リツプフロツプ回路２１（Ｘ＋ｊ）から後段側に所定段
離れた第４のフリツプフロツプ回路２１（Ｘ＋ｊ＋ｋ）
の非反転出力端から出力される第２の出力信号Ｓ１０
（Ｙ＋ｊ＋ｋ）に基づいて第１のフリツプフロツプ回路
２１（Ｘ）をリセツトする論理手段２５（Ｒ）を設け
た。

【００１０】さらに本発明においては、論理手段２５
（Ｒ）は、第１及び第２の出力信号Ｓ１０（Ｙ＋ｊ）及
びＳ１０（Ｙ＋ｊ＋ｋ）を第１及び第２の入力端におい
て入力するアンド回路２４（Ｑ）と、アンド回路２４
（Ｑ）の出力を第１の入力端で入力するノア回路２３
（Ｐ）とを設け、第１及び第２の出力信号Ｓ１０（Ｙ＋
ｊ）及びＳ１０（Ｙ＋ｊ＋ｋ）に基づくノア回路２３
（Ｐ）の出力信号を第１のフリツプフロツプ回路２１
（Ｘ）のセツト入力端に供給するようにした。

【００１１】

【作用】第２のフリツプフロツプ回路３（Ｘ＋ｊ）又は
２１（Ｘ＋ｊ）の出力に基づいて所定の論理手段１２
（Ｒ）又は２５（Ｒ）が第１のフリツプフロツプ回路３
（Ｘ）又は２１（Ｘ）をリセツトするようにしたことに
より、当該リングオシレータ１又は２０からはフリツプ
フロツプ回路３（Ｘ）又は２１（Ｘ）の段数に応じた周
波数の出力信号が出力され、かくしてゲートの立ち上が
り応答速度又は立ち下がり応答速度を独立に測定できる
リングオシレータを実現できる。

【００１２】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００１３】（１）第１実施例 図１において、１は全体としてリングオシレータを示
し、フリツプフロツプ回路部２は複数のフリツプフロツ
プ回路３（Ｘ）（Ｘ＝……、ｉ−１、ｉ、ｉ＋１、…
…）が環状に縦列接続されて構成されている。すなわち
各フリツプフロツプ回路３（Ｘ）においては、正論理入
力のＲＳ（reset set ）フリツプフロツプ回路構成でな
り、その非反転出力端が次段のフリツプフロツプ回路３
（Ｘ＋１）のセツト入力端に順次接続されると共に、初
期状態においてローレベル状態になるように設定されて
いる。

【００１４】これにより当該フリツプフロツプ回路部２
においては、１つのフリツプフロツプ回路３（Ｘ）が立
ち上がると、当該フリツプフロツプ回路３（Ｘ）が後段
の各フリツプフロツプ回路３（Ｘ＋１）のセツト入力端
にセツト信号Ｓ１（Ｙ）（Ｙ＝……、ｉ−１、ｉ、ｉ＋
１、……）を供給し、この結果当該後段のフリツプフロ
ツプ回路３（Ｘ＋１）が立ち上がることにより、図２
（Ａ）〜（Ｃ）に示すように、この後続く各フリツプフ
ロツプ回路３（Ｚ）（Ｚ＝……、Ｘ＋２、Ｘ＋３、Ｘ＋
４、……）にセツト信号Ｓ１（Ｙ）が順次供給されて各
フリツプフロツプ回路３（Ｘ）が順次立ち上がつて行く
ようになされている。

【００１５】この場合初段のフリツプフロツプ回路３
（ｉ−ｍ）のセツト入力端はオアゲート回路４の出力端
に接続されると共に、終段のフリツプフロツプ回路３
（ｉ＋ｎ）の非反転出力端はオアゲート回路４の一方の
入力端及びバツフア５にそれぞれ接続され、これにより
オアゲート回路４の他方の入力端にスタートパルスを印
加することで当該フリツプフロツプ回路部２を始動させ
得ると共に、当該フリツプフロツプ回路部２の出力信号
Ｓ２をブアツフア５から取り出せるようになされてい
る。

【００１６】各フリツプフロツプ回路３（Ｘ）のリセツ
ト入力端には、オアゲート回路１０（Ｐ）（Ｐ＝……、
ｉ−１、ｉ、ｉ＋１、……）の一方の入力端にアンドゲ
ート回路１１（Ｑ）（Ｑ＝……、ｉ−１、ｉ、ｉ＋１、
……）の出力端が接続してなる論理回路（以下これをア
ンドオアゲート回路と呼ぶ）１２（Ｒ）（Ｒ＝……、ｉ
−１、ｉ、ｉ＋１、……）の出力端が接続されている。
このときアンドゲート回路１１（Ｑ）においては、他方
の入力端が信号ライン１３（以下これをＣＬＲラインと
呼ぶ）に接続されており、かくして当該リングオシレー
タ１にスタートパルスを供給する際にフリツプフロツプ
回路３（Ｘ）をリセツト状態に戻すリセツト信号を信号
ライン１３に流すことで各フリツプフロツプ回路３
（Ｘ）を初期状態に設定できるようになされている。

【００１７】これに対してアンドゲート回路１１（Ｑ）
においては、一方の入力端がｊ個後段のフリツプフロツ
プ回路３（Ｘ＋ｊ）の出力端に接続されると共に、他方
の入力端がｊ＋ｋ個後段のフリツプフロツプ回路３（Ｘ
＋ｊ＋ｋ）の反転出力端に接続され、これによりセツト
信号Ｓ１（Ｙ＋ｊ−１）がｊ個後段フリツプフロツプ回
路３（Ｘ＋ｊ）に達すると当該アンドゲート回路１１
（Ｑ）がオン動作してフリツプフロツプ回路（Ｘ）をリ
セツトし初期状態に戻すと共に、セツト信号Ｓ１（Ｙ＋
ｊ＋ｋ−１）がｊ＋ｋ個後段のフリツプフロツプ回路３
（Ｙ＋ｊ＋ｋ）に達すると当該アンドゲート回路１１
（Ｑ）がオフ状態に戻るようになされている（ただしｊ
及びｋは正の整数）。

【００１８】以上の構成において、オアゲート回路４に
スタートパルスを印加すると、初段のフリツプフロツプ
回路３（ｉ−ｍ）から出力されたセツト信号Ｓ１（ｉ−
ｍ）が各フリツプフロツプ回路３（Ｘ）に順次伝わつて
行つてフリツプフロツプ回路部２内を順次循環し、この
結果ブアツフア５からは所定周波数の出力信号Ｓ２が出
力される。この場合当該出力信号Ｓ２においては、その
周期がセツト信号Ｓ１（Ｙ）が当該フリツプフロツプ回
路部２内を一巡する時間と等しく、従つて当該周期は１
つのフリツプフロツプ回路３（Ｘ）の立ち上がり応答時
間のフリツプフロツプ回路２内のフリツプフロツプ回路
３（Ｘ）の段数倍と等しい。

【００１９】従つて１つのフリツプフロツプ回路３
（Ｘ）の立ち上がり応答時間は、出力信号Ｓ２の周期を
フリツプフロツプ回路３（Ｘ）の段数で割ることによつ
て算出でき、結果的に出力信号の周波数から当該フリツ
プフロツプ回路３（Ｘ）の立ち上がり応答時間が求めら
れる。以上の構成によれば、複数のフリツプフロツプ回
路３（Ｘ）のセツト入力端及び非反転出力端を環状に縦
列接続し、かつ当該各フリツプフロツプ回路３（Ｘ）の
リセツト入力端子をアンドオアゲート回路１２（Ｒ）の
出力端に接続すると共に、アンドオアゲート回路１２
（Ｒ）を構成するアンドゲート回路１１（Ｑ）の入力端
をそれぞれｊ個後段及びｊ＋ｋ個後段のフリツプフロツ
プ回路３（Ｘ＋ｊ）及び（Ｘ＋ｊ＋ｋ）の非反転出力端
及び反転出力端に接続するようにしたことにより、ブア
ツフア５からは接続されたフリツプフロツプ回路３
（Ｘ）の段数に応じた周波数の出力信号Ｓ２が出力さ
れ、かくしてフリツプフロツプ回路３（Ｘ）の立ち上が
り応答速度を独立に、かつ簡易に精度よく測定し得るリ
ングオシレータを実現できる。

【００２０】また各フリツプフロツプ回路３（Ｘ）の非
反転出力端に配線容量又はゲートフアンアウトを追加す
ることによつて負荷付きの立ち上がり応答時間を測定す
ることができると共に、当該負荷付き時のリングオシレ
ータ１の出力周波数と負荷なし時のリングオシレータ１
の出力周波数とを比較することによつて立ち上がり遅延
の負荷依存性を独立に、かつ周波数の計測のみという簡
易な方法で調べることができる。

【００２１】（２）第２実施例 図１との対応部分に同一符号を付して示す図３におい
て、リングオシレータ２０はフリツプフロツプ回路２１
（Ｘ）（Ｘ＝……、ｉ−１、ｉ、ｉ＋１、……）として
負論理入力のＲＳフリツプフロツプ回路構成ものを用い
ると共に、オアゲート回路４に代えてアンドゲート回路
２２を使い、かつオアゲート回路１０（Ｐ）に代えてノ
アゲート回路２３（Ｐ）（Ｐ＝……、ｉ−１、ｉ、ｉ＋
１、……）の一方の入力端にアンドゲート回路２４
（Ｑ）（Ｑ＝……、ｉ−１、ｉ、ｉ＋１、……）の出力
端を接続してなるアンドノアゲート回路２５（Ｒ）（Ｒ
＝……、ｉ−１、ｉ、ｉ＋１、……）を用いたことを除
いて図１に示すリングオシレータ１とほぼ同様の構成を
有する。

【００２２】すなわち当該リングオシレータ２０におい
ては、フリツプフロツプ回路２１（Ｘ）が初期状態にお
いてハイレベル状態に設定されると共に、当該各フリツ
プフロツプ回路２１（Ｘ）の非反転出力端が次段のフリ
ツプフロツプ回路２１（Ｘ＋１）のリセツト入力端に順
次接続され、これによりアンドゲート回路２２にスター
トパルスが印加されるとセツト信号Ｓ１０（Ｙ）（Ｙ＝
……、ｉ−１、ｉ、ｉ＋１、……）が初段のフリツプフ
ロツプ回路２１（ｉ−ｍ）から後段のフリツプフロツプ
回路２１（Ｔ）（Ｔ＝……、Ｘ＋１、Ｘ＋２、Ｘ＋３、
……）に順次伝わつて各フリツプフロツプ回路２１
（Ｘ）が順次立ち下がつて行くようになされている。

【００２３】このときアンドゲート回路２４（Ｑ）（Ｑ
＝……、ｉ−１、ｉ、ｉ＋１、……）においては、２つ
の入力端がそれぞれｊ個後段のフリツプフロツプ回路２
１（Ｘ＋ｊ）の反転出力端、及びｊ＋ｋ個後段のフリツ
プフロツプ回路２１（Ｘ＋ｊ＋ｋ）の非反転出力端に接
続され、かくしてｊ個後段のフリツプフロツプ回路２１
（Ｘ＋ｊ）が立ち下がると当該アンドゲート回路２４
（Ｑ）がオン動作してフリツプフロツプ回路２１（Ｘ）
にリセツトをかけることにより当該フリツプフロツプ回
路２１（Ｘ）を初期状態（ハイレベル状態）に戻すと共
に、ｊ＋ｋ個後段のフリツプフロツプ回路２１（Ｘ＋ｊ
＋ｋ）が立ち下がると当該アンドゲート回路２４（Ｑ）
がオフ状態に戻るようになされている。

【００２４】以上の構成において、セツト信号Ｓ１０
（Ｙ）は各フリツプフロツプ回路２１（Ｘ）に順次伝わ
りながら複数のフリツプフロツプ回路２１（Ｘ）でなる
フリツプフロツプ回路部２１内を循環し、この結果ブア
ツフア５からは所定周波数の出力信号Ｓ１１が出力され
る。この場合当該出力信号Ｓ１１においては、その周期
がセツト信号Ｓ１０（Ｙ）が当該フリツプフロツプ回路
部２１内を一巡する時間と等しく、従つて当該周期は１
つのフリツプフロツプ回路２１（Ｘ）の立ち下がり応答
時間のフリツプフロツプ回路部２１におけるフリツプフ
ロツプ回路２１（Ｘ）の段数倍と等しい。従つて１つの
フリツプフロツプ回路２１（Ｘ）の立ち上がり応答時間
は、出力信号の周期をフリツプフロツプ回路２１（Ｘ）
の段数で割ることによつて算出でき、結果的に出力信号
の周波数から当該フリツプフロツプ回路２１（Ｘ）の立
ち上がり応答時間が求められる。

【００２５】以上の構成によれば、複数の負論理入力の
フリツプフロツプ回路２１（Ｘ）を、リセツト入力端が
次段のフリツプフロツプ回路２１（Ｘ＋１））の非反転
入力端と接続するようにして環状に縦列接続し、各フリ
ツプフロツプ回路２１（Ｘ）のセツト入力端にアンドノ
アゲート回路２５（Ｒ）の出力端を接続すると共に、当
該アンドノアゲート回路２５（Ｒ）を構成するアンドゲ
ート回路２４（Ｑ）の入力端をｊ個後段及びｊ＋ｋ個後
段のフリツプフロツプ回路２１（Ｘ＋ｊ）及び２１（Ｘ
＋ｊ＋ｋ）の反転出力端及び非反転出力端にそれぞれ接
続するようにしたことにより、ブアツフア回路５からは
接続されたフリツプフロツプ回路２１（Ｘ）の段数に応
じた周波数の出力信号が出力され、かくしてフリツプフ
ロツプ回路２１（Ｘ）の立ち下がり応答速度を独立に、
かつ簡易に精度よく測定し得るリングオシレータを実現
できる。

【００２６】また各フリツプフロツプ回路２１（Ｘ）の
非反転出力端に配線容量又はゲートフアンアウトを追加
することによつて負荷付きの立ち下がり応答時間を測定
することができると共に、当該負荷付き時のリングオシ
レータ２０の出力周波数と負荷なし時のリングオシレー
タ２０の出力周波数とを比較することによつて立ち下が
り遅延の負荷依存性を独立に、かつ周波数の計測のみと
いう簡易な方法で調べることができる。

【００２７】（３）他の実施例 なお上述の第１実施例においては、フリツプフロツプ回
路３（Ｘ）のリセツト手段としてアンドオアゲート回路
１２（Ｒ）を用いるようにした場合について述べたが、
本発明はこれに限らず、リセツト手段としてはこの他種
々の手段を適用できる。また上述の第２実施例において
は、フリツプフロツプ回路２１（Ｘ）のリセツト手段と
してアンドノアゲート回路２５（Ｒ）を用いるようにし
た場合について述べたが、本発明はこれに限らず、リセ
ツト手段としてはこの他種々の手段を適用できる。

【００２８】

【発明の効果】複数のフリツプフロツプ回路を環状に縦
列接続し、第１のフリツプフロツプ回路から後段側に所
定段離れた第２のフリツプフロツプ回路の出力に基づい
て所定の論理手段が第１のフリツプフロツプ回路をリセ
ツトするようにしたことにより、当該リングオシレータ
からはフリツプフロツプ回路の段数に応じた周波数の出
力信号が出力され、かくしてゲートの立ち上がり応答時
間又は立ち下がり応答時間を独立に測定できるリングオ
シレータを実現できる。

【図面の簡単な説明】

【図１】本発明によるリングオシレータの第１実施例を
示す回路図である。

【図２】各フリツプフロツプ回路のセツト信号の出力の
様子を示すタイミングチヤートである。

【図３】本発明によるリングオシレータの第２実施例を
示す回路図である。

【符号の説明】

１、２０……リングオシレータ、３（Ｘ）、２１（Ｘ）
……フリツプフロツプ回路、４、１０（Ｐ）……オアゲ
ート回路、５……ブアツフア、１１（Ｑ）、２２……ア
ンドゲート回路、１２（Ｒ）……アンドオアゲート回
路、２５（Ｒ）……アンドノアゲート回路、Ｓ１
（Ｙ）、Ｓ１０（Ｙ）……セツト信号。

Claims (5)

【特許請求の範囲】
1. 【請求項１】複数のフリツプフロツプ回路を環状に縦列
   接続し、第１の上記フリツプフロツプ回路から後段側に
   所定段離れた第２の上記フリツプフロツプ回路の出力に
   基づいて所定の論理手段が上記第１のフリツプフロツプ
   回路をリセツトすることを特徴とするリングオシレー
   タ。
2. 【請求項２】複数のフリツプフロツプ回路のうち第１の
   フリツプフロツプ回路の非反転出力端を第２のフリツプ
   フロツプ回路のセツト入力端に接続してなるリングオシ
   レータにおいて、 上記第１のフリツプフロツプ回路から後段側に所定段離
   れた第３のフリツプフロツプ回路の非反転出力端から出
   力される第１の出力信号、及び上記第３のフリツプフロ
   ツプ回路から後段側に所定段離れた第４のフリツプフロ
   ツプ回路の反転出力端から出力される第２の出力信号に
   基づいて上記第１のフリツプフロツプ回路をリセツトす
   る論理手段を具えたことを特徴とするリングオシレー
   タ。
3. 【請求項３】上記論理手段は、 上記第１及び第２の出力信号を第１及び第２の入力端に
   おいて入力するアンド回路と、 上記アンド回路の出力を第１の入力端で入力するオア回
   路とを具え、上記第１及び第２の出力信号に基づく上記
   オア回路の出力信号を上記第１のフリツプフロツプ回路
   のリセツト入力端に供給することを特徴とする請求項２
   に記載のリングオシレータ。
4. 【請求項４】複数のフリツプフロツプ回路のうち第１の
   フリツプフロツプ回路の非反転出力端を第２のフリツプ
   フロツプ回路のリセツト入力端に接続してなるリングオ
   シレータにおいて、 上記第１のフリツプフロツプ回路から後段側に所定段離
   れた第３のフリツプフロツプ回路の反転出力端から出力
   される第１の出力信号、及び上記第３のフリツプフロツ
   プ回路から後段側に所定段離れた第４のフリツプフロツ
   プ回路の非反転出力端から出力される第２の出力信号に
   基づいて上記第１のフリツプフロツプ回路をリセツトす
   る論理手段を具えたことを特徴とするリングオシレー
   タ。
5. 【請求項５】上記論理手段は、 上記第１及び第２の出力信号を第１及び第２の入力端に
   おいて入力するアンド回路と、 上記アンド回路の出力を第１の入力端で入力するノア回
   路とを具え、上記第１及び第２の出力信号に基づく上記
   ノア回路の出力信号を上記第１のフリツプフロツプ回路
   のセツト入力端に供給することを特徴とする請求項２に
   記載のリングオシレータ。