JPH0616560B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0616560B2 JPH0616560B2 JP57221565A JP22156582A JPH0616560B2 JP H0616560 B2 JPH0616560 B2 JP H0616560B2 JP 57221565 A JP57221565 A JP 57221565A JP 22156582 A JP22156582 A JP 22156582A JP H0616560 B2 JPH0616560 B2 JP H0616560B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- forming
- gate insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 本発明は、スレツシヨールド電圧が低く、そのばらつき
も小さい薄膜トランジスタの製造方法に関する。
も小さい薄膜トランジスタの製造方法に関する。
近年、絶縁物基板上に形成できる薄膜トランジスタの開
発が、各所で盛んである。絶縁物基板（ガラス等）上
に、薄膜トランジスタからなるスイツチ素子をアレイ状
に設けたマトリクス液晶表示装置は、ＴＶ画像の表示を
可能にする。しかし、現在のところ、ＴＶ画像の表示を
行なうのに充分な性能を持つた薄膜トランジスタは、得
られていない。その理由としては、薄膜トランジスタの
ゲート絶縁膜は、通常、低温ＣＶＤ法による二酸化ケイ
素膜あるいは、多結晶シリコンの熱酸化膜などが用いら
れる。これらのゲート絶縁膜を用いて形成した薄膜トラ
ンジスタは、ゲート絶縁膜中の固定電荷が２×１０11コ
／cm2以上になるので、トランジスタのスレツシヨール
ド電圧も大きく、ばらつきも大きくなる。また、これら
のゲート絶縁膜は、絶縁破壊耐圧も５０Ｖ／０．１μｍ
程度と低いので、信頼性にも欠けることになる。
発が、各所で盛んである。絶縁物基板（ガラス等）上
に、薄膜トランジスタからなるスイツチ素子をアレイ状
に設けたマトリクス液晶表示装置は、ＴＶ画像の表示を
可能にする。しかし、現在のところ、ＴＶ画像の表示を
行なうのに充分な性能を持つた薄膜トランジスタは、得
られていない。その理由としては、薄膜トランジスタの
ゲート絶縁膜は、通常、低温ＣＶＤ法による二酸化ケイ
素膜あるいは、多結晶シリコンの熱酸化膜などが用いら
れる。これらのゲート絶縁膜を用いて形成した薄膜トラ
ンジスタは、ゲート絶縁膜中の固定電荷が２×１０11コ
／cm2以上になるので、トランジスタのスレツシヨール
ド電圧も大きく、ばらつきも大きくなる。また、これら
のゲート絶縁膜は、絶縁破壊耐圧も５０Ｖ／０．１μｍ
程度と低いので、信頼性にも欠けることになる。
本発明は、上記のごとき従来の欠点を除去し、高品質の
ゲート絶縁膜の開発により、安定で低い動作電圧の薄膜
トランジスタを製造することを目的としたものである。
ゲート絶縁膜の開発により、安定で低い動作電圧の薄膜
トランジスタを製造することを目的としたものである。
以下、実施例に基づいて、図面により本発明を説明す
る。
る。
第１図は本発明の製造方法により得られたトランジスタ
の平面図、第２図は、第１図のＡ−Ａ′線に沿った断面
図である。これらの図面に示した薄膜トランジスタを構
成する各層の配置構造、製造工程の順序においては、従
来のものと特に変わることはない。
の平面図、第２図は、第１図のＡ−Ａ′線に沿った断面
図である。これらの図面に示した薄膜トランジスタを構
成する各層の配置構造、製造工程の順序においては、従
来のものと特に変わることはない。
即ち、絶縁物基板１の上に、多結晶シリコンよりなるゲ
ート電極２、ゲート電極２の上に、ＣＶＤ法で形成した
絶縁膜上の多結晶シリコン、または、単結晶シリコン薄
膜よりなる半導体膜４、半導体膜上に形成されたソース
電極６とその接合層５、ドレイン電極８とその接合層７
からなる電界効果型薄膜トランジスタであり、 その製造工程として、基板上にゲート電極を設ける工
程、ゲート絶縁膜を形成する工程、半導体膜を形成する
工程、前記半導体膜上にソース電極及びドレイン電極を
形成する工程を経る点など従来のものと基本的に変わら
ない。
ート電極２、ゲート電極２の上に、ＣＶＤ法で形成した
絶縁膜上の多結晶シリコン、または、単結晶シリコン薄
膜よりなる半導体膜４、半導体膜上に形成されたソース
電極６とその接合層５、ドレイン電極８とその接合層７
からなる電界効果型薄膜トランジスタであり、 その製造工程として、基板上にゲート電極を設ける工
程、ゲート絶縁膜を形成する工程、半導体膜を形成する
工程、前記半導体膜上にソース電極及びドレイン電極を
形成する工程を経る点など従来のものと基本的に変わら
ない。
ただ、本発明では、ゲート絶縁膜を形成する工程が、８
５０℃の温度雰囲気で、化学気相成長法（ＣＶＤ）法に
よって形成された二酸化ケイ素を形成することにあり、
実施例では、ガスとして、ジクロルシランと亜酸化チッ
ソの混合ガスを用いた。これにより形成された二酸化ケ
イ素の固定電荷密度は５×１０10／cm2以下であった。
５０℃の温度雰囲気で、化学気相成長法（ＣＶＤ）法に
よって形成された二酸化ケイ素を形成することにあり、
実施例では、ガスとして、ジクロルシランと亜酸化チッ
ソの混合ガスを用いた。これにより形成された二酸化ケ
イ素の固定電荷密度は５×１０10／cm2以下であった。
この固定電荷密度の少ないゲート絶縁膜を用いた薄膜ト
ランジスタが、そのスレッシュホールド電圧が３Ｖ以下
で、そのバラツキが、±０．１Ｖ以内の値のものを得る
ことができた。
ランジスタが、そのスレッシュホールド電圧が３Ｖ以下
で、そのバラツキが、±０．１Ｖ以内の値のものを得る
ことができた。
このような薄膜トランジスタの特性は、液晶表示装置の
スイッチ素子として特に好適である。
スイッチ素子として特に好適である。
なお、本発明の実施例では、ゲート絶縁膜の形成に際し
て、ジクロルシランと亜酸化チッソの混合ガスを用いて
説明したが、この混合ガスに限らず、要は、二酸化ケイ
素からなる絶縁膜を、８５０℃以上の温度雰囲気で化学
気相成長法（ＣＶＤ）法によって形成すれば、本発明の
特性を得ることができる。
て、ジクロルシランと亜酸化チッソの混合ガスを用いて
説明したが、この混合ガスに限らず、要は、二酸化ケイ
素からなる絶縁膜を、８５０℃以上の温度雰囲気で化学
気相成長法（ＣＶＤ）法によって形成すれば、本発明の
特性を得ることができる。
第１図は本発明の実施例の平面図、第２図は第１図のＡ
−Ａ′線に沿つた断面図である。 １……ガラス基板、２……電極 ３……絶縁膜、４……半導体膜 ５……接合層、６……電極、 ７……接合層、８……電極
−Ａ′線に沿つた断面図である。 １……ガラス基板、２……電極 ３……絶縁膜、４……半導体膜 ５……接合層、６……電極、 ７……接合層、８……電極
Claims (1)
- 【請求項１】絶縁物基板の表面にゲート電極を設ける工
程、前記工程を経た絶縁物基板上にゲート絶縁膜を形成
する工程、前記ゲート絶縁膜上に半導体膜を形成する工
程、さらに、前記半導体膜上にソース電極及びドレイン
電極を形成する工程からなる薄膜トランジスタの製造方
法において、 前記ゲート絶縁膜を形成する工程が、８５０℃以上の温
度で化学気相成長法によって二酸化ケイ素を形成するも
のであり、これにより形成された固定電荷密度が５×１
０10個／cm2以下であることを特徴とする薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57221565A JPH0616560B2 (ja) | 1982-12-17 | 1982-12-17 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57221565A JPH0616560B2 (ja) | 1982-12-17 | 1982-12-17 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59111368A JPS59111368A (ja) | 1984-06-27 |
| JPH0616560B2 true JPH0616560B2 (ja) | 1994-03-02 |
Family
ID=16768717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57221565A Expired - Lifetime JPH0616560B2 (ja) | 1982-12-17 | 1982-12-17 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616560B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948741A (en) * | 1986-07-22 | 1990-08-14 | The United States Of America As Represented By The United States Department Of Energy | Polysilicon photoconductor for integrated circuits |
| US4821091A (en) * | 1986-07-22 | 1989-04-11 | The United States Of America As Represented By The United States Department Of Energy | Polysilicon photoconductor for integrated circuits |
| JP2901163B2 (ja) * | 1991-08-08 | 1999-06-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US5859444A (en) * | 1991-08-08 | 1999-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4254161A (en) * | 1979-08-16 | 1981-03-03 | International Business Machines Corporation | Prevention of low pressure chemical vapor deposition silicon dioxide undercutting and flaking |
| JPS56142642A (en) * | 1980-04-07 | 1981-11-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5730882A (en) * | 1980-07-31 | 1982-02-19 | Suwa Seikosha Kk | Active matrix substrate |
| JPS5769778A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Semiconductor device |
-
1982
- 1982-12-17 JP JP57221565A patent/JPH0616560B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59111368A (ja) | 1984-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59208783A (ja) | 薄膜トランジスタ | |
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JP2505736B2 (ja) | 半導体装置の製造方法 | |
| JPH02307273A (ja) | 薄膜トランジスタ | |
| JPH0616560B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0534837B2 (ja) | ||
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH06214241A (ja) | 液晶表示装置 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JPS61150278A (ja) | 薄膜トランジスタ | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JPH0330296B2 (ja) | ||
| JP3310321B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JPH0462174B2 (ja) | ||
| JPS5961964A (ja) | 薄膜トランジスタの製造方法 | |
| JPH055186B2 (ja) | ||
| JPS5821868A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH0397271A (ja) | イメージセンサ | |
| JPH0417370A (ja) | 薄膜トランジスタ | |
| JP2515042B2 (ja) | Ｅ▲上２▼ｐｒｏｍ装置 | |
| KR910001910B1 (ko) | 평면 표시 장치 |