JPH0621992B2 - マイクロプロセッサ装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、所定の演算を行うマイクロプロセッサと、こ
のマイクロプロセッサからの信号をアナログ信号として
保持する信号保持回路とを備えたマイクロプロセッサ装
置に関し、更に詳しくは、マイクロプロセッサの動作異
常が生じた時、その動作異常が生じる直前における信号
保持回路の出力を、ドリフトなく保持できるようにした
マイクロプロセッサ装置に関する。

（従来の技術） 従来のマイクロプロセッサからの信号をアナログ信号と
して保持する信号保持回路は、コンデンサを用いたサン
プル・ホールド回路が利用されており、マイクロプロセ
ッサの動作異常が検出された場合、サンプル・ホールド
スイッチをオフとし、コンデンサに動作異常が生じる直
前の出力信号を保持させるようにしていた。

（発明が解決しようとする課題） しかしながら、コンデンサに信号を保持するように構成
したものは、その状態を長時間続けると洩れ電流によっ
て信号の値が僅かづつ変化するという問題点がある。

本発明は、この様な問題点に鑑みてなされたものであっ
て、その目的は、従来のものに別のデジタル回路を付加
することによって、マイクロプロセッサの動作異常時
に、出力信号をドリフトなく長時間保持できるマイクロ
プロセッサ装置を実現することにある。

（課題を解決するための手段） 第１図は、本発明の基本的な構成を示すブロック図であ
る。図において、１は所定の演算を行うマイクロプロセ
ッサ、２はこのマイクロプロセッサ１からの信号をアナ
ログ信号として保持する信号保持回路、３はマイクロプ
ロセッサ１の動作を監視する監視手段、ＳＷ１はこの監
視手段３によってマイクロプロセッサ１の動作異常が検
出されたとき信号保持回路２とマイクロプロセッサ１と
の間の接続を切り離す第１のスイッチ手段、４はカウン
タ、５はこのカウンタ４からのディジタル信号をアナロ
グ信号に変換するＤ／Ａ変換器、６はこのＤ／Ａ変換器
５からの信号と信号保持回路２からの信号とを比較する
比較器、ＳＷ２はＤ／Ａ変換器５からの信号を信号保持
回路２の入力側に与える第２のスイッチ手段である。

７はクロックと監視手段３からの信号と比較器６からの
信号を入力し、監視手段３がマイクロプロセッサ１の動
作異常を検出しない間は、比較器６からの信号が反転す
るまでカウンタ４にクロックを与えカウンタの値が所定
周期毎に信号保持回路２の出力に追随するようにし、監
視手段３がマイクロプロセッサ１の動作異常を検出する
と、前記の追随動作を停止しカウンタ４に信号保持回路
２の出力を保持させると共に第２のスイッチＳＷ２を駆
動するロジック回路である。

マイクロプロセッサ１は、図示していないがＤ／Ａ変換
器を備えていて、マイクロプロセッサによる演算結果
が、このＤ／Ａ変換器を経てアナログ信号に変換され、
第１のスイッチ手段を介して信号保持手段に与えられる
ように構成されている。

また、ロジック回路７は、図示していないが手動操作手
段からの信号（増加指示信号ＩＮＣ，減少指示信号ＤＥ
Ｃ）が印加されていて、これらの指示信号に応じてカウ
ンタの内容を変更できるように構成されている。

（作用） マイクロプロセッサ１が正常な動作をしている間は、マ
イクロプロセッサ１からの信号は第１のスイッチ手段Ｓ
Ｗ１を介して信号保持回路２を経由して出力される。こ
の状態では、カウンタ４の計数値は、比較器６、ロジッ
ク回路７を含むループによって信号保持回路２の出力に
追随している。

マイクロプロセッサ１が動作異常となると、ロジック回
路７は前記の追随動作を停止し、カウンタ４に保持され
ている計数値を第２のスイッチＳＷ２、信号保持回路２
を経由して出力する。

（実施例） 以下図面を用いて、本発明の実施例を詳細に説明する。

第２図は、本発明の一実施例を示す構成ブロック図であ
る。この実施例ではマイクロプロセッサを用いて調節計
を構成したものについて示してある。図において、第１
図の各部分と同じものには同一符号を付して示す。マイ
クロプロセッサ１において、１１は演算制御部（ＣＰ
Ｕ）、１２は各種のプログラムやデータを格納したＲＯ
Ｍ、１３はデータや演算式等を格納したＲＡＭ、１４は
入出力ポートとで、これらはバスを介して互いに接続さ
れている。１５は比較器で、一方の入力端にマルチプレ
クサ１６で選択されたプロセスからの測定信号ＰＶや、
設定値（目標値）信号ＳＶを入力する。１６はマイクロ
プロセッサ１からの演算結果をアナログ信号に変換する
Ｄ／Ａ変換器で、ここからのアナログ信号が信号保持回
路２に印加されている。なお、Ｄ／Ａ変換器１６の出力
信号は、比較器１５の他方の入力端に印加されており、
測定信号ＰＶや、設定値（目標値）信号ＳＶをデジタル
信号に変換する場合の、Ａ／Ｄ変換ループを形成してい
る。

信号保持回路２において、ＳＯはマイクロプロセッサ１
からの信号によって駆動されるサンプル・ホールドスイ
ッチ、２０はホールド用コンデンサ、２１はアンプであ
る。マイクロプロセッサ１の動作を監視する監視手段３
としては、ウォッチドックタイマが用いられ、これがタ
イムアップすると、マイクロプロセッサの動作異常が生
じたとして、ＦＡＩＬランプを点灯すると共に、そのＦ
ＡＩＬ信号をロジック回路７に出力するように構成され
ている。

ロジック回路７は、クロックＣＬＫを入力するゲート７
１、７２、これらのゲートを制御するゲート制御回路７
３、監視手段３からのＦＡＩＬ信号とクロックを入力
し、第２のスイッチＳＷ２を駆動する同期回路７４で構
成されている。

７０は手動操作手段で、増加スイッチＩＮＣ、減少スイ
ッチＤＥＣを有し、その出力がゲート制御回路７３に印
加されている。この手動操作手段７０は、マイクロプロ
セッサ１が動作異常の状態で、出力信号Ｖｏｕｔを変更
するような場合に用いられる。

この様に構成した装置の動作を次に説明する。

第３図は、動作の一例を示すタイムチャートである。

はじめにマイクロプロセッサ１の動作が正常に行われて
いるものとする。この状態では、監視手段３はタイムア
ップすることはなく、第１のスイッチＳＷ１は接点ａ側
（Ｄ／Ａ変換器１６側）に接続されており、マイクロプ
ロセッサ１による例えば比例、積分等の制御演算結果
は、Ｄ／Ａ変換器１６、第１のスイッチＳＷ１を経て信
号保持回路２からアナログ信号Ｖｏｕｔとして、（ｄ）
に示すように出力される。

信号保持回路２の出力信号Ｖｏｕｔは、比較器６の一方
の入力端にも印加されており、ロジック回路７３は、比
較器６からの信号が反転するまで、クロックＣＬＫを例
えばゲート７１を開いて、カウンタ４のＵＰ端子に印加
する。カウンタ４は、印加されるクロックを計数し、Ｄ
／Ａ変換器５は、これをアナログ信号Ｖｄに変換して、
比較器６の他方の入力端に印加する。

カウンタ４の計数値が（ｆ）に示すように増加し、Ｄ／
Ａ変換器５の出力Ｖｄが信号保持回路２からの出力信号
Ｖｏｕｔに等しくなると、比較器６の出力が（ｇ）に示
すように反転する。

ロジック回路７は、比較器６からの反転信号を受け、カ
ウンタ４へのクロックの供給を停止し、カウンタ４の計
数値を（ｆ）に示すように保持させる。このカウンタ４
の計数値は、（ｂ）に示すクロックを分周して得られる
（ｅ）に示すリセットパルスによって、一定周期Ｔごと
にリセットされる。

マイクロプロセッサ１の動作が正常な状態では、カウン
タ４、Ｄ／Ａ変換器５、比較器６、ロジック回路７で形
成されるループによって、カウンタ４に一定周期毎に信
号保持回路２の出力信号Ｖｏｕｔに追随したデジタル信
号が保持される。

この様な状態から、マイクロプロセッサ１の動作に異常
が生ずると、これを監視手段３が検出し（ａ）に示すよ
うなＦＡＩＬ信号を出力すると共に、第１のスイッチＳ
Ｗ１を（ｈ）に示すように接点ａ側から接点ｂ側（マイ
クロプロセッサ１からの出力を切り離す）に駆動する。

ゲート制御回路７３は、監視手段３からのＦＡＩＬ信号
を受けると、カウンタ４に信号保持回路２の出力Ｖｏｕ
ｔに対応するデジタル信号が保持された時点で、カウン
タ４、Ｄ／Ａ変換器５、比較器６、ロジック回路７で形
成されるループを解除する。また、同期回路７４は監視
手段３からのＦＡＩＬ信号を受けると、次のサイクルか
らＦＡＩＬ信号がなくなるまで、（ｉ）に示すように第
２のスイッチＳＷ２をオンに駆動する。

第２のスイッチＳＷ２がオンとなると、カウンタ４に保
持されているデジタル信号（このデジタル値は第１のス
イッチＳＷ１が駆動される直前の信号保持回路２の出力
Ｖｏｕｔに対応する）がＤ／Ａ変換器５を経てアナログ
信号に変換され、信号保持回路２の入力側に与えらる。

従って、この状態での信号保持回路２からの出力信号Ｖ
ｏｕｔは、カウンタ４によってデジタル保持されている
ものであるから、長時間に亘ってドリフトすることはな
い。

この様な状態において、手動操作手段７０のスイッチＩ
ＮＣまたはＤＥＣを操作すると、ゲート制御回路７３は
これを受け、クロックをカウンタ４のＵＰ端子または、
ＤＮ端子に印加する。従って、信号保持回路２からの出
力信号Ｖｏｕｔの値を手動によって変更させることが出
来る。

なお、上記の実施例では比較器６は信号保持回路２のア
ンプ２１の出力電圧を入力するような構成としたもので
あるが、ホールド用コンデンサ２０の電圧を入力するよ
うにしてもよい。

また、カウンタ４のデジタル信号をＤ／Ａ変換した出力
Ｖｄを、第２のスイッチ及び第１のスイッチＳＷ１を介
して信号保持回路２の入力側に与えるようにしたが、第
２のスイッチＳＷ２を介して直接信号保持回路２の入力
側に与えるようにしてもよい。

（発明の効果） 以上詳細に説明したように、本発明によればマイクロプ
ロセッサが動作異常になった場合などにおいて、信号保
持回路の出力信号を長時間、ドリフトなくホールドする
ことのできるマイクロプロセッサ装置が実現できる。

また、本発明においては、マイクロプロセッサからの演
算結果をアナログ信号に変換する第１のＤ／Ａ変換器の
外に、カウンタからの信号をアナログ信号に変換する第
２のＤ／Ａ変換器を設け、マイクロプロセッサの動作異
常の場合に、カウンタ，第２のＤ／Ａ変換器，第２のス
イッチ手段，信号保持回路を経由して、カウンタ内容に
対応する信号を出力する構成としたものである。従っ
て、マイクロプロセッサに付随する第１のＤ／Ａ変換器
が故障したような場合であっても、これに代えて、第２
のＤ／Ａ変換器を経てカウンタに保持されている内容に
対応した信号が出力されることとなり、この場合でも正
確な保持信号を出力することができるという格別な効果
がある。

【図面の簡単な説明】

第１図は本発明の基本的な構成を示すブロック図、第２
図は本発明の一実施例を示す構成ブロック図、第３図は
その動作の一例を示すタイムチャーチである。 １……マイクロプロセッサ ２……信号保持回路 ３……監視手段 ４……カウンタ ５……Ｄ／Ａ変換器 ６……比較器 ７……ロジック回路 ＳＷ１……第１のスイッチ ＳＷ２……第２のスイッチ

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定の演算を行うマイクロプロセッサと、 このマイクロプロセッサによる演算結果をアナログ信号
   に変換する第１のＤ／Ａ変換器と、 この第１のＤ／Ａ変換器からのアナログ信号を保持する
   信号保持手段と、 前記マイクロプロセッサの動作を監視する監視手段と、 この監視手段によってマイクロプロセッサの動作異常が
   検出されたとき前記信号保持回路と前記第１のＡ／Ｄ変
   換器との間の接続を切り離す第１のスイッチ手段と、 カウンタと、 このカウンタからのディジタル信号をアナログ信号に変
   換する第２のＤ／Ａ変換器と、 この第２のＤ／Ａ変換器からの信号と前記信号保持回路
   からの信号とを比較する比較器と、 前記Ｄ／Ａ変換器からの信号を前記信号保持回路に入力
   側に与える第２のスイッチ手段と、 クロックと前記監視手段からの信号と前記比較器からの
   信号と手動操作手段からの増加または減少を指示する信
   号とを入力し、前記カウンタへ与えるクロックを制御す
   ると共に、第２のスイッチ手段を制御するロジック回路
   とを備え、 前記ロジック回路は、 監視手段がマイクロプロセッサの動作異常を検出しない
   間は、比較器からの信号が反転するまで前記カウンタに
   クロックを与えカウンタの値が所定周期毎に前記信号保
   持回路の出力に追随するようにし、 監視手段がマイクロプロセッサの動作異常を検出する
   と、前記の追随動作を停止しカウンタに信号保持回路の
   出力を保持させると共に、当該カウンタの内容を前記手
   動操作手段からの信号に応じて変更できるようにし、ま
   た、第２のスイッチ手段を駆動し第２のＤ／Ａ変換器か
   らの信号が信号保持回路に印加されるように制御するこ
   とを特徴とするマイクロプロセッサ装置。