JPH06224657A - 差動増幅回路用負荷回路 - Google Patents
差動増幅回路用負荷回路Info
- Publication number
- JPH06224657A JPH06224657A JP5010889A JP1088993A JPH06224657A JP H06224657 A JPH06224657 A JP H06224657A JP 5010889 A JP5010889 A JP 5010889A JP 1088993 A JP1088993 A JP 1088993A JP H06224657 A JPH06224657 A JP H06224657A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- load
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【構成】 バランス型ミキサ回路ｍの負荷抵抗器ｒc が
接続された出力端間にはカレントミラー回路が接続され
る。これはミラー接続されたトランジスタＱ19，Ｑ20か
らなり、Ｑ19のコレクタはミキサ回路ｍの一方の出力端
に接続され、同エミッタが直流電源Ｖccに接続される。
Ｑ20のコレクタはミキサ回路ｍの他方出力端に接続さ
れ、同エミッタはＤＣ電源Ｖccに接続される。ミキサ出
力の一方には直流成分ＩDCと交流成分ＩACとの和ＩDC＋
ＩACが出力され、他方にはＩDC−ｉACが出力される。直
流電流成分ＩDCはカレントミラー回路から供給されるた
め、交流成分ＩACはカレントミラー回路には流れず、抵
抗器ｒc を流れる。よって出力端子Ｍix-outにはＶcc−
ＶF が動作点の交流出力電圧ＩAC×Ｒc が現れる。 【効果】 動作点は直流電流ＩDCに対する依存が少なく
一定するため、電流ＩDCは交流特性の必要性に応じて設
定でき、設計自由度が向上する。
接続された出力端間にはカレントミラー回路が接続され
る。これはミラー接続されたトランジスタＱ19，Ｑ20か
らなり、Ｑ19のコレクタはミキサ回路ｍの一方の出力端
に接続され、同エミッタが直流電源Ｖccに接続される。
Ｑ20のコレクタはミキサ回路ｍの他方出力端に接続さ
れ、同エミッタはＤＣ電源Ｖccに接続される。ミキサ出
力の一方には直流成分ＩDCと交流成分ＩACとの和ＩDC＋
ＩACが出力され、他方にはＩDC−ｉACが出力される。直
流電流成分ＩDCはカレントミラー回路から供給されるた
め、交流成分ＩACはカレントミラー回路には流れず、抵
抗器ｒc を流れる。よって出力端子Ｍix-outにはＶcc−
ＶF が動作点の交流出力電圧ＩAC×Ｒc が現れる。 【効果】 動作点は直流電流ＩDCに対する依存が少なく
一定するため、電流ＩDCは交流特性の必要性に応じて設
定でき、設計自由度が向上する。
Description
【０００１】
【産業上の利用分野】本発明は差動電流出力用の増幅器
である差動増幅器用の負荷回路に関するもので、特に電
源電圧が低い条件で使用されるバランス型ミキサ回路に
適しているものである。
である差動増幅器用の負荷回路に関するもので、特に電
源電圧が低い条件で使用されるバランス型ミキサ回路に
適しているものである。
【０００２】
【従来の技術】バランス型ミキサ回路において利得を上
げるときには定電流源からの電流値を大きくするか或い
は負荷抵抗器の抵抗値を大きくする必要がある。このこ
とについて図面を参照して説明する。
げるときには定電流源からの電流値を大きくするか或い
は負荷抵抗器の抵抗値を大きくする必要がある。このこ
とについて図面を参照して説明する。
【０００３】図６は従来のバランス型ミキサ回路の回路
構成を示すもので、特に、この図に示すものはダブルバ
ランス型のもので、トランジスタＱ1 〜Ｑ6 がそれを構
成している。Ｌo-ＯＳＣは局部発振電圧源、Ｍix-in は
信号源、Ｍix-outは中間周波数出力端子、ｉ0 は定電流
源（出力電流値はＩ0 ）、ｒc は負荷抵抗器（抵抗値は
Ｒc ）であり、信号源Ｍix-in から入力された交流信号
は局部発振器Ｌo-ＯＳＣの出力信号と混合され両信号の
差の（局部発振周波数から信号源Ｍix-in の出力周波数
を差引いた）中間周波数の信号が出力端子Ｍix-outから
得られる。この回路について動作の解析を行うと次のよ
うになる。
構成を示すもので、特に、この図に示すものはダブルバ
ランス型のもので、トランジスタＱ1 〜Ｑ6 がそれを構
成している。Ｌo-ＯＳＣは局部発振電圧源、Ｍix-in は
信号源、Ｍix-outは中間周波数出力端子、ｉ0 は定電流
源（出力電流値はＩ0 ）、ｒc は負荷抵抗器（抵抗値は
Ｒc ）であり、信号源Ｍix-in から入力された交流信号
は局部発振器Ｌo-ＯＳＣの出力信号と混合され両信号の
差の（局部発振周波数から信号源Ｍix-in の出力周波数
を差引いた）中間周波数の信号が出力端子Ｍix-outから
得られる。この回路について動作の解析を行うと次のよ
うになる。
【０００４】回路からの出力を抵抗負荷ｒc により電圧
変換して取出す場合、抵抗ｒc には交流成分ＶAC1 の他
に直流成分ＶDC1 が重畳されている。この直流成分ＶDC
1 は回路の定電流源ｉ0 の出力電流値Ｉ0 により決ま
り、 ｖDC1 ＝Ｖcc−Ｉ0 ・Ｒc ／２ （１） となる。
変換して取出す場合、抵抗ｒc には交流成分ＶAC1 の他
に直流成分ＶDC1 が重畳されている。この直流成分ＶDC
1 は回路の定電流源ｉ0 の出力電流値Ｉ0 により決ま
り、 ｖDC1 ＝Ｖcc−Ｉ0 ・Ｒc ／２ （１） となる。
【０００５】また、交流成分ＶAC1 は入力信号源Ｍix-i
n が正弦波で局部発振電圧源Ｌo-ＯＳＣの出力振幅が充
分に大きく、トランジスタＱ1 〜Ｑ4 が方形波スイッチ
ングを行っているとすると、 ＶAC1 ＝（ｇm Ｒc ／２π）Ｖin となる。ここで、ｇm はトランジスタＱ5 ，Ｑ6 の相互
コンダクタンスで、これは定電流源ｉ0 の出力電流値Ｉ
0 によって決まる。即ち、ｇm ＝Ｉ0 ／２ＶT 、ＶT ＝
ｋＴ／ｑであり、最終的にはＶACは、 ＶAC1 ＝（Ｉ0 Ｒc ／４πＶT ）Ｖin （２） となる。（１）式より第１図のミキサ回路での変換利得
Ｇvc1 は、 Ｇvc1 ＝Ｉ0 Ｒc ／４πＶT （３） であり、定電流源Ｉ0 及び負荷抵抗値Ｒc に比例するこ
とがわかる。したがって、この変換利得Ｇvc1 を大きく
するには、定電流源の電流値あるいは負荷抵抗値を大き
くすることとなるのである。
n が正弦波で局部発振電圧源Ｌo-ＯＳＣの出力振幅が充
分に大きく、トランジスタＱ1 〜Ｑ4 が方形波スイッチ
ングを行っているとすると、 ＶAC1 ＝（ｇm Ｒc ／２π）Ｖin となる。ここで、ｇm はトランジスタＱ5 ，Ｑ6 の相互
コンダクタンスで、これは定電流源ｉ0 の出力電流値Ｉ
0 によって決まる。即ち、ｇm ＝Ｉ0 ／２ＶT 、ＶT ＝
ｋＴ／ｑであり、最終的にはＶACは、 ＶAC1 ＝（Ｉ0 Ｒc ／４πＶT ）Ｖin （２） となる。（１）式より第１図のミキサ回路での変換利得
Ｇvc1 は、 Ｇvc1 ＝Ｉ0 Ｒc ／４πＶT （３） であり、定電流源Ｉ0 及び負荷抵抗値Ｒc に比例するこ
とがわかる。したがって、この変換利得Ｇvc1 を大きく
するには、定電流源の電流値あるいは負荷抵抗値を大き
くすることとなるのである。
【０００６】図７に示す回路は増幅段を２段構成にした
ダブルバランス型ミキサ回路の回路構成を示すものであ
る。この回路においては、トランジスタＱ11〜Ｑ16によ
り前段にあたるダブルバランス型ミキサ回路を形成し、
トランジスタＱ17，Ｑ18により後段にあたる差動アップ
からなるインピーダンス変換回路を形成している。ｉ1
はその定電流源、ＲA は前段ミキサ回路の各出力端に接
続された負荷抵抗器である。
ダブルバランス型ミキサ回路の回路構成を示すものであ
る。この回路においては、トランジスタＱ11〜Ｑ16によ
り前段にあたるダブルバランス型ミキサ回路を形成し、
トランジスタＱ17，Ｑ18により後段にあたる差動アップ
からなるインピーダンス変換回路を形成している。ｉ1
はその定電流源、ＲA は前段ミキサ回路の各出力端に接
続された負荷抵抗器である。
【０００７】この図の回路においても上記と同様の解析
を行うと、出力の直流成分ＶDC2 は、 ＶDC2 ＝Ｖcc−Ｉ1 Ｒc ／２ （４） となり、交流成分ＶAC2 は、 ＶAC2 ＝（Ｉ0 ＲA ／４πＶT ）・２・（Ｉ1 Ｒc ／４ＶT ）・ｖin （５） となる。この式（５）より図７のミキサ回路での変換利
得Ｇvc2 は、 Ｇvc2 ＝Ｉ0 Ｉ1 ＲA Ｒc ／８πＶT 2 （６） であり、やはり定電流源ｉ0 ，ｉ1 の電流値Ｉ0 ，Ｉ1
及び負荷抵抗値ＲA ，Ｒc に比例することがわかる。
を行うと、出力の直流成分ＶDC2 は、 ＶDC2 ＝Ｖcc−Ｉ1 Ｒc ／２ （４） となり、交流成分ＶAC2 は、 ＶAC2 ＝（Ｉ0 ＲA ／４πＶT ）・２・（Ｉ1 Ｒc ／４ＶT ）・ｖin （５） となる。この式（５）より図７のミキサ回路での変換利
得Ｇvc2 は、 Ｇvc2 ＝Ｉ0 Ｉ1 ＲA Ｒc ／８πＶT 2 （６） であり、やはり定電流源ｉ0 ，ｉ1 の電流値Ｉ0 ，Ｉ1
及び負荷抵抗値ＲA ，Ｒc に比例することがわかる。
【０００８】
【発明が解決しようとする課題】以上のように、変換利
得を大きくするには定電流源の電流値か負荷抵抗値を大
きくすることが考えられるが、ミキサ回路では、負荷抵
抗器での電圧降下により増幅段でのバイアスが足りなく
なることを防ぐため、出力負荷抵抗値が決められてお
り、自由に設定することができない。そこで、従来か
ら、定電流源の電流値を大きくするか、図７に示すよう
に後段にインピーダンス変換回路を構える構成とするし
かない。
得を大きくするには定電流源の電流値か負荷抵抗値を大
きくすることが考えられるが、ミキサ回路では、負荷抵
抗器での電圧降下により増幅段でのバイアスが足りなく
なることを防ぐため、出力負荷抵抗値が決められてお
り、自由に設定することができない。そこで、従来か
ら、定電流源の電流値を大きくするか、図７に示すよう
に後段にインピーダンス変換回路を構える構成とするし
かない。
【０００９】前述したようにミキサ出力を抵抗負荷によ
り取出す場合、その抵抗負荷には交流成分ＶACと直流成
分ＶDCが出力される。即ち、本来希望すべき交流成分は
直流成分による出力点を動作点として出力されることに
なる（図８参照）。
り取出す場合、その抵抗負荷には交流成分ＶACと直流成
分ＶDCが出力される。即ち、本来希望すべき交流成分は
直流成分による出力点を動作点として出力されることに
なる（図８参照）。
【００１０】図６に示す回路においては直流出力及び変
換利得は上記（１）式、（３）式に示す通りであり、こ
れらの式より、変換利得Ｇvc1 は、 Ｇvc1 ＝−（ＶDC1 −Ｖcc）／２πＶT （７） が得られる。この式より直流出力と変換利得とは比例関
係にあり、変換利得を２倍にすると、直流出力も２倍に
なることがわかる。この様子は図８にも示されている。
換利得は上記（１）式、（３）式に示す通りであり、こ
れらの式より、変換利得Ｇvc1 は、 Ｇvc1 ＝−（ＶDC1 −Ｖcc）／２πＶT （７） が得られる。この式より直流出力と変換利得とは比例関
係にあり、変換利得を２倍にすると、直流出力も２倍に
なることがわかる。この様子は図８にも示されている。
【００１１】同様、図７に示す回路においても、（４）
式、（６）式より、 Ｇvc2 ＝−Ｉ0 ＲA （ＶDC2 −Ｖcc）／４πＶT 2 （８） となり、直流出力と変換利得とは比例関係にあることが
わかる。
式、（６）式より、 Ｇvc2 ＝−Ｉ0 ＲA （ＶDC2 −Ｖcc）／４πＶT 2 （８） となり、直流出力と変換利得とは比例関係にあることが
わかる。
【００１２】このように直流出力と変換利得とが互いに
相関し、設計自由度が少なく、特に低電源電圧時には直
流出力が出力ダイナミックレンジによる制約を受けるた
め、充分な電流が流せず、必要な変換利得を得られない
という問題があった。特にＩＣ回路で最も一般的に用い
られるバランス型ミキサ回路では増幅段とスイッチング
段とがスタック接続されるため、上記問題点により低電
圧への適応が困難であった。
相関し、設計自由度が少なく、特に低電源電圧時には直
流出力が出力ダイナミックレンジによる制約を受けるた
め、充分な電流が流せず、必要な変換利得を得られない
という問題があった。特にＩＣ回路で最も一般的に用い
られるバランス型ミキサ回路では増幅段とスイッチング
段とがスタック接続されるため、上記問題点により低電
圧への適応が困難であった。
【００１３】本発明は、このような従来技術の有する問
題点に鑑みてなされたもので、その目的とするところ
は、差動増幅回路からの出力を抵抗器により取出す場合
に、交流特性を直流出力により制約させることなしに独
立して設定可能とすることで、設計自由度を増したＩＣ
化に適した差動増幅回路用負荷回路を提供することにあ
る。
題点に鑑みてなされたもので、その目的とするところ
は、差動増幅回路からの出力を抵抗器により取出す場合
に、交流特性を直流出力により制約させることなしに独
立して設定可能とすることで、設計自由度を増したＩＣ
化に適した差動増幅回路用負荷回路を提供することにあ
る。
【００１４】
【課題を解決するための手段】請求項１記載の本発明の
負荷回路は、差動増幅回路の二つの出力端間を流れる電
流を電圧に変換し前記差動増幅回路の出力として電圧信
号を発生する負荷抵抗器と、上記二つの出力端のうち一
方に基準電流入力回路が接続され且つ他方にミラー電流
出力回路が接続されたカレントミラー回路とを備えてい
る。特に、請求項２記載の本発明の負荷回路は、負荷抵
抗器が受動素子から構成されている。また、請求項３記
載の本発明の負荷回路は、負荷抵抗器が能動素子から構
成されている。そして、請求項４記載の本発明の負荷回
路は、差動増幅回路がバランス型ミキサ回路を形成して
おり、その大きな効果が期待できる。
負荷回路は、差動増幅回路の二つの出力端間を流れる電
流を電圧に変換し前記差動増幅回路の出力として電圧信
号を発生する負荷抵抗器と、上記二つの出力端のうち一
方に基準電流入力回路が接続され且つ他方にミラー電流
出力回路が接続されたカレントミラー回路とを備えてい
る。特に、請求項２記載の本発明の負荷回路は、負荷抵
抗器が受動素子から構成されている。また、請求項３記
載の本発明の負荷回路は、負荷抵抗器が能動素子から構
成されている。そして、請求項４記載の本発明の負荷回
路は、差動増幅回路がバランス型ミキサ回路を形成して
おり、その大きな効果が期待できる。
【００１５】
【作用】本発明によれば、出力電流のうちの直流成分は
カレントミラー回路により吸収される。なぜなら、カレ
ントミラー回路は入力回路と出力回路とで同値の電流を
流すという特性を持ち、その間に接続された抵抗器には
その両端が直流的には同電位となって直流電流は流れな
くなる。
カレントミラー回路により吸収される。なぜなら、カレ
ントミラー回路は入力回路と出力回路とで同値の電流を
流すという特性を持ち、その間に接続された抵抗器には
その両端が直流的には同電位となって直流電流は流れな
くなる。
【００１６】よって、負荷抵抗器には直流成分は流れな
いこととなるため、その抵抗値は直流特性に無関係とな
る。一方、この抵抗器には交流成分のみ流れることとな
るため、差動増幅出力には直流成分は重畳せず、交流成
分のみ現れ、その動作点は直流成分とは無関係に固定と
なる。よって、負荷抵抗器にかかる直流電圧を考慮せず
に定電流源を充分に大きくして交流変換利得を高くす
る、という設定操作を行うことができ、設計自由度が向
上する。
いこととなるため、その抵抗値は直流特性に無関係とな
る。一方、この抵抗器には交流成分のみ流れることとな
るため、差動増幅出力には直流成分は重畳せず、交流成
分のみ現れ、その動作点は直流成分とは無関係に固定と
なる。よって、負荷抵抗器にかかる直流電圧を考慮せず
に定電流源を充分に大きくして交流変換利得を高くす
る、という設定操作を行うことができ、設計自由度が向
上する。
【００１７】
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。図１は本発明の一実施例の回路構成を示
すものである。
つつ説明する。図１は本発明の一実施例の回路構成を示
すものである。
【００１８】この図において、符号ｍで示すものはバラ
ンス型ミキサ回路であり、負荷抵抗器ｒc が接続されて
いるその出力端間にはカレントミラー回路が接続されて
いる。このカレントミラー回路はミラー接続された二つ
のｐｎｐ型トランジスタＱ19，Ｑ20からなり、トランジ
スタＱ19はその基準電流入力回路を構成し、トランジス
タＱ20は同回路のミラー電流出力回路を構成しており、
トランジスタＱ19のコレクタがミキサ回路ｍの一方の出
力端に接続され、同エミッタが直流電源Ｖccに接続され
るとともに、トランジスタＱ20のコレクタがミキサ回路
ｍの他方の出力端に接続され、同エミッタが直流電源Ｖ
ccに接続された配線構造となっている。よって、負荷抵
抗器ｒc はトランジスタＱ19，Ｑ20のコレクタ間に位置
する。
ンス型ミキサ回路であり、負荷抵抗器ｒc が接続されて
いるその出力端間にはカレントミラー回路が接続されて
いる。このカレントミラー回路はミラー接続された二つ
のｐｎｐ型トランジスタＱ19，Ｑ20からなり、トランジ
スタＱ19はその基準電流入力回路を構成し、トランジス
タＱ20は同回路のミラー電流出力回路を構成しており、
トランジスタＱ19のコレクタがミキサ回路ｍの一方の出
力端に接続され、同エミッタが直流電源Ｖccに接続され
るとともに、トランジスタＱ20のコレクタがミキサ回路
ｍの他方の出力端に接続され、同エミッタが直流電源Ｖ
ccに接続された配線構造となっている。よって、負荷抵
抗器ｒc はトランジスタＱ19，Ｑ20のコレクタ間に位置
する。
【００１９】図２はこのように構成された回路の動作原
理を示すものある。この図において、バランス型ミキサ
出力の一方には直流電流成分ＩDCと交流信号成分ＩACと
の和ＩDC＋ＩACが出力され、他方にはＩDC−ｉACが出力
される。すると、直流電流成分ＩDCはＱ19，Ｑ20より構
成されるカレントミラー回路により供給される。なぜな
ら、カレントミラー回路は入力回路と出力回路とで同値
の電流を流すという特性を持ち、その間に接続された抵
抗器にはその両端が直流的には同電位となって直流電流
は流れなくなる。よって、交流信号成分ＩACはカレント
ミラー回路には流れず、負荷抵抗器ｒc を流れることに
なり、中間周波数信号出力端子Ｍix-outには図３に示す
ようにＶcc−ＶF を動作点とした交流出力電圧ＩAC×Ｒ
c が現れる。したがって、動作点は直流電流ＩDCに対す
る依存性は少なく一定しており、直流電流ＩDCは交流特
性の必要性に応じて設定することができることとなる。
理を示すものある。この図において、バランス型ミキサ
出力の一方には直流電流成分ＩDCと交流信号成分ＩACと
の和ＩDC＋ＩACが出力され、他方にはＩDC−ｉACが出力
される。すると、直流電流成分ＩDCはＱ19，Ｑ20より構
成されるカレントミラー回路により供給される。なぜな
ら、カレントミラー回路は入力回路と出力回路とで同値
の電流を流すという特性を持ち、その間に接続された抵
抗器にはその両端が直流的には同電位となって直流電流
は流れなくなる。よって、交流信号成分ＩACはカレント
ミラー回路には流れず、負荷抵抗器ｒc を流れることに
なり、中間周波数信号出力端子Ｍix-outには図３に示す
ようにＶcc−ＶF を動作点とした交流出力電圧ＩAC×Ｒ
c が現れる。したがって、動作点は直流電流ＩDCに対す
る依存性は少なく一定しており、直流電流ＩDCは交流特
性の必要性に応じて設定することができることとなる。
【００２０】図４はダブルバランスミキサに本発明を適
用した例を示すものである。
用した例を示すものである。
【００２１】この図に示すミキサ回路はトランジスタＱ
1 ，Ｑ3 が一方の出力素子を構成しているが、カレント
ミラー回路の基準電流入力回路を構成するトランジスタ
Ｑ19のコレクタはそれらトランジスタＱ1 ，Ｑ3 のコレ
クタに接続されている。同カレントミラー回路のミラー
電流出力回路を構成するトランジスタＱ20は、ミキサ回
路の他方の出力素子を構成するトランジスタＱ2 ，Ｑ4
のコレクタに接続されている。
1 ，Ｑ3 が一方の出力素子を構成しているが、カレント
ミラー回路の基準電流入力回路を構成するトランジスタ
Ｑ19のコレクタはそれらトランジスタＱ1 ，Ｑ3 のコレ
クタに接続されている。同カレントミラー回路のミラー
電流出力回路を構成するトランジスタＱ20は、ミキサ回
路の他方の出力素子を構成するトランジスタＱ2 ，Ｑ4
のコレクタに接続されている。
【００２２】この回路において、２ＩDC＝Ｉ0 となるた
め、定電流源ｉ0 の出力電流値Ｉ0を大きくしても負荷
抵抗器ｒc には関係がない。よって、この負荷抵抗器ｒ
c にかかる直流電圧を配慮せずに交流特性の必要性に応
じて電流Ｉ0 を設定することができ、設計の自由度が大
幅に高まる。
め、定電流源ｉ0 の出力電流値Ｉ0を大きくしても負荷
抵抗器ｒc には関係がない。よって、この負荷抵抗器ｒ
c にかかる直流電圧を配慮せずに交流特性の必要性に応
じて電流Ｉ0 を設定することができ、設計の自由度が大
幅に高まる。
【００２３】図５はシングルバランスミキサに本発明を
適用した例を示すものである。
適用した例を示すものである。
【００２４】この図において、トランジスタＱ21〜Ｑ23
がそのミキサ回路を構成しており、そのうちトランジス
タＱ21は一方の出力素子を、トランジスタＱ22は他方の
出力素子を、トランジスタＱ23は入力素子を構成してい
る。よって、局部発振電圧源Ｌo-ＯＳＣはトランジスタ
Ｑ21，Ｑ22のベースに接続されており、入力信号源Ｍix
-in はトランジスタＱ23のベースに接続されている。
がそのミキサ回路を構成しており、そのうちトランジス
タＱ21は一方の出力素子を、トランジスタＱ22は他方の
出力素子を、トランジスタＱ23は入力素子を構成してい
る。よって、局部発振電圧源Ｌo-ＯＳＣはトランジスタ
Ｑ21，Ｑ22のベースに接続されており、入力信号源Ｍix
-in はトランジスタＱ23のベースに接続されている。
【００２５】そして、カレントミラー回路の基準電流入
力回路を構成するトランジスタＱ19のコレクタはトラン
ジスタＱ21のコレクタに接続され、同回路のミラー電流
出力回路を構成するトランジスタＱ20のコレクタはトラ
ンジスタＱ22のコレクタに接続される構成となってい
る。
力回路を構成するトランジスタＱ19のコレクタはトラン
ジスタＱ21のコレクタに接続され、同回路のミラー電流
出力回路を構成するトランジスタＱ20のコレクタはトラ
ンジスタＱ22のコレクタに接続される構成となってい
る。
【００２６】この回路によっても、ダブルバランスのと
きと同等の作用効果を発揮することは勿論のことであ
る。
きと同等の作用効果を発揮することは勿論のことであ
る。
【００２７】なお、以上説明した実施例では負荷抵抗器
が受動素子で構成されているが、ＦＥＴ等の能動負荷で
構成されても良いものである。また、適用差動増幅回路
としては上記ミキサ回路に限定されることはない。
が受動素子で構成されているが、ＦＥＴ等の能動負荷で
構成されても良いものである。また、適用差動増幅回路
としては上記ミキサ回路に限定されることはない。
【００２８】
【発明の効果】以上説明したように本発明によれば、出
力電流のうちの直流成分をカレントミラー回路により吸
収させ、負荷抵抗器には直流成分は流れないようにし、
もってその抵抗値が直流特性に無関係となるようにし、
抵抗器には交流成分のみ流れるようにしたため、差動増
幅出力には直流成分は重畳せず、交流成分のみ現れ、そ
の動作点は直流成分とは無関係に固定となり、負荷抵抗
器にかかる直流電圧を考慮せずに定電流源を充分に大き
くして交流変換利得を高くする、という設定操作を行う
ことができることとなって、設計自由度が向上する。
力電流のうちの直流成分をカレントミラー回路により吸
収させ、負荷抵抗器には直流成分は流れないようにし、
もってその抵抗値が直流特性に無関係となるようにし、
抵抗器には交流成分のみ流れるようにしたため、差動増
幅出力には直流成分は重畳せず、交流成分のみ現れ、そ
の動作点は直流成分とは無関係に固定となり、負荷抵抗
器にかかる直流電圧を考慮せずに定電流源を充分に大き
くして交流変換利得を高くする、という設定操作を行う
ことができることとなって、設計自由度が向上する。
【図１】本発明の一実施例に係るバランス型ミキサ回路
の負荷回路構成を示す回路図。
の負荷回路構成を示す回路図。
【図２】図１に示す負荷回路の動作原理説明用の回路
図。
図。
【図３】図１に示す負荷回路を用いたミキサ回路の出力
特性を示す出力信号波形図。
特性を示す出力信号波形図。
【図４】図１に示す負荷回路をダブルバランスミキサに
適用した場合の具体的構成を示す回路図。
適用した場合の具体的構成を示す回路図。
【図５】図１に示す負荷回路をシングルバランスミキサ
に適用した場合の具体的構成を示す回路図。
に適用した場合の具体的構成を示す回路図。
【図６】従来のダブルバランスミキサの回路構成を示す
回路図。
回路図。
【図７】従来の出力段差動増幅器を別に持つ２段構成の
ダブルバランスミキサの回路構成を示す回路図。
ダブルバランスミキサの回路構成を示す回路図。
【図８】図７及び図８に示すミキサ回路の出力特性を示
す出力信号波形図。
す出力信号波形図。
Ｑ19 カレントミラー回路の基準電流入力回路を構成す
るトランジスタ Ｑ20 カレントミラー回路のミラー電流出力回路を構成
するトランジスタ ｍ バランス型ミキサ回路 Ｌo-ＯＳＣ 局部発振電圧源 Ｍix-in 入力信号源 Ｍix-out 中間周波数信号出力端 ｒc 負荷抵抗器
るトランジスタ Ｑ20 カレントミラー回路のミラー電流出力回路を構成
するトランジスタ ｍ バランス型ミキサ回路 Ｌo-ＯＳＣ 局部発振電圧源 Ｍix-in 入力信号源 Ｍix-out 中間周波数信号出力端 ｒc 負荷抵抗器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴 木 恒 雄 神奈川県川崎市幸区堀川町580番１号 株 式会社東芝半導体システム技術センター内 (72)発明者 藤 沼 豊 壽 東京都品川区西五反田４丁目32番１号 東 芝情報システム株式会社内
Claims (4)
- 【請求項１】差動増幅回路の二つの出力端間を流れる電
流を電圧に変換し前記差動増幅回路の出力として電圧信
号を発生する負荷抵抗器と、 前記二つの出力端のうち一方に基準電流入力回路が接続
され且つ他方にミラー電流出力回路が接続されたカレン
トミラー回路とを備えている差動増幅回路用負荷回路。 - 【請求項２】負荷抵抗器が受動素子から構成されている
請求項１記載の差動増幅回路用負荷回路。 - 【請求項３】負荷抵抗器が能動素子から構成されている
請求項１記載の差動増幅回路用負荷回路。 - 【請求項４】差動増幅回路がバランス型ミキサ回路を形
成している請求項１〜３のうちいずれか１項記載の差動
増幅回路用負荷回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5010889A JPH06224657A (ja) | 1993-01-26 | 1993-01-26 | 差動増幅回路用負荷回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5010889A JPH06224657A (ja) | 1993-01-26 | 1993-01-26 | 差動増幅回路用負荷回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224657A true JPH06224657A (ja) | 1994-08-12 |
Family
ID=11762893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5010889A Pending JPH06224657A (ja) | 1993-01-26 | 1993-01-26 | 差動増幅回路用負荷回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002535864A (ja) * | 1999-01-14 | 2002-10-22 | クゥアルコム・インコーポレイテッド | 差動電流信号を単一終結信号に変換する回路 |
-
1993
- 1993-01-26 JP JP5010889A patent/JPH06224657A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002535864A (ja) * | 1999-01-14 | 2002-10-22 | クゥアルコム・インコーポレイテッド | 差動電流信号を単一終結信号に変換する回路 |
| JP2010252349A (ja) * | 1999-01-14 | 2010-11-04 | Qualcomm Inc | 差動電流信号を単一終結信号に変換する回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037825A (en) | Tree mixer operable in class A, B or AB | |
| EP0906662B1 (en) | Low voltage analog front end | |
| JPH08242125A (ja) | 増幅器回路 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| EP0565299A1 (en) | Double-balanced active mixer with single-ended-to-differential voltage-current conversion circuits | |
| JPH04502539A (ja) | 単一入力／差出力増幅器 | |
| US5721507A (en) | Full-wave rectifying circuit having only one differential pair circuit with a function for combining a pair of half-wave rectified currents into a full-wave rectified current | |
| JP2638494B2 (ja) | 電圧／電流変換回路 | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
| JPH06224657A (ja) | 差動増幅回路用負荷回路 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| JPH0253961B2 (ja) | ||
| JPS6315766B2 (ja) | ||
| US7061300B2 (en) | Low supply voltage analog multiplier | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| JPH07105662B2 (ja) | 多機能差動増幅器 | |
| JP2569497B2 (ja) | 掛算器 | |
| JPH11103237A (ja) | ハイインピーダンス回路 | |
| US5525924A (en) | Log conversion circuit | |
| JPS62176308A (ja) | 周波数二逓倍回路 | |
| JPH0527282B2 (ja) | ||
| JPS63102503A (ja) | 二重平衡変調回路 | |
| JPS6121857Y2 (ja) | ||
| JPH0974317A (ja) | ミキサ回路 |