JPH06232123A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06232123A JPH06232123A JP1575193A JP1575193A JPH06232123A JP H06232123 A JPH06232123 A JP H06232123A JP 1575193 A JP1575193 A JP 1575193A JP 1575193 A JP1575193 A JP 1575193A JP H06232123 A JPH06232123 A JP H06232123A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- layer wiring
- side spacer
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract 2
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置でサイドスペーサ配線を用いると
ともに、工程を複雑化せず、占有面積の小さなコンタク
ト部を形成し、配線の高集積化を実現する。 【構成】 下地基板段差部上にポリシリコン１３を被覆
し、異方性エッチングによりサイドスペーサ配線３ａ、
３ｂを形成し、全面に中間絶縁膜を形成後、コンタクト
孔４ａを開口し、しかるのち、コンタクト孔４ａを介し
てサイドスペーサ配線３ａと接続する上層配線５ａを形
成する。
ともに、工程を複雑化せず、占有面積の小さなコンタク
ト部を形成し、配線の高集積化を実現する。 【構成】 下地基板段差部上にポリシリコン１３を被覆
し、異方性エッチングによりサイドスペーサ配線３ａ、
３ｂを形成し、全面に中間絶縁膜を形成後、コンタクト
孔４ａを開口し、しかるのち、コンタクト孔４ａを介し
てサイドスペーサ配線３ａと接続する上層配線５ａを形
成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものである。
に関するものである。
【０００２】
【従来の技術】従来、図７（ａ）に示すように、半導体
表面全体に酸化膜等の下地を介して配線となる薄膜、例
えば多結晶シリコン膜７３を形成する。次に、図７
（ｂ）のように配線としたい部分に、フォト工程により
フォトレジスト７２をパターニングする。次に、そのフ
ォトレジスト７２をマスクにして多結晶シリコン膜７３
をエッチングした後に、フォトレジスト７２をリムーブ
すると、図７（ｃ）のように多結晶シリコン薄膜の配線
８３が下地酸化膜７４の上に形成される。
表面全体に酸化膜等の下地を介して配線となる薄膜、例
えば多結晶シリコン膜７３を形成する。次に、図７
（ｂ）のように配線としたい部分に、フォト工程により
フォトレジスト７２をパターニングする。次に、そのフ
ォトレジスト７２をマスクにして多結晶シリコン膜７３
をエッチングした後に、フォトレジスト７２をリムーブ
すると、図７（ｃ）のように多結晶シリコン薄膜の配線
８３が下地酸化膜７４の上に形成される。
【０００３】
【発明が解決しようとする課題】上記のような半導体装
置の製造方法では、配線を転写技術で印刷しているた
め、配線間隔及び巾が広くなってしまう。そのために、
高集積化の妨げになるという欠点を有していた。
置の製造方法では、配線を転写技術で印刷しているた
め、配線間隔及び巾が広くなってしまう。そのために、
高集積化の妨げになるという欠点を有していた。
【０００４】
【課題を解決するための手段】段差部を表面に形成し、
段差部にサイドスペーサ配線を形成するとともに、レジ
ストをパターニングせずに異方性エッチングを行い、後
工程を行うことにした。
段差部にサイドスペーサ配線を形成するとともに、レジ
ストをパターニングせずに異方性エッチングを行い、後
工程を行うことにした。
【０００５】
【作用】上記のように製造すれば、配線巾をフォト工程
によらずに細くパターニングすることができる。さらに
下層配線と上層配線との接合部を、非常に小さな面積で
行うことができる。また、製造工程が非常に単純にでき
る。
によらずに細くパターニングすることができる。さらに
下層配線と上層配線との接合部を、非常に小さな面積で
行うことができる。また、製造工程が非常に単純にでき
る。
【０００６】
【実施例】以下に、本発明の第１実施例の半導体装置の
製造方法を図面に基づいて説明する。ポリシリコン等の
サイドスペーサを用いた配線を形成するとき、図１
（ａ）のように、絶縁物下地段差上にポリシリコン１３
等をデポジションする。このとき、断面図は、図２
（ａ）のようになる。次に、異方性の強い条件でエッチ
ングを行うことにより、図１（ｂ）のように段差部に
は、図１（ｂ）、図２（ｂ）の３ａ、３ｂのように、ポ
リシリコンが残る。
製造方法を図面に基づいて説明する。ポリシリコン等の
サイドスペーサを用いた配線を形成するとき、図１
（ａ）のように、絶縁物下地段差上にポリシリコン１３
等をデポジションする。このとき、断面図は、図２
（ａ）のようになる。次に、異方性の強い条件でエッチ
ングを行うことにより、図１（ｂ）のように段差部に
は、図１（ｂ）、図２（ｂ）の３ａ、３ｂのように、ポ
リシリコンが残る。
【０００７】次に、中間絶縁膜を形成し、コンタクト孔
４ａを開口する。次に、たとえばアルミニウム配線等の
上層配線５ａを形成することにより、図１（ｃ）、図２
（ｃ）に示すように、サイドスペーサ配線３ａと、上層
配線５ａとの接合部を形成することができる。
４ａを開口する。次に、たとえばアルミニウム配線等の
上層配線５ａを形成することにより、図１（ｃ）、図２
（ｃ）に示すように、サイドスペーサ配線３ａと、上層
配線５ａとの接合部を形成することができる。
【０００８】次に、本発明の第２実施例の半導体装置の
製造方法を、図３、図４に基づいて説明する。図３
（ａ）は下地凹部１、下地凸部２を有する酸化膜等の絶
縁物下地段差部を示す。次に、図３（ｂ）のようにポリ
シリコン等の配線用金属を被覆した後、下層配線６を形
成し、次に全面に絶縁膜、そして、スペーサ配線となる
中間絶縁膜を全面に形成した後、異方性の強いエッチン
グ条件でエッチングを行うことにより、図３（ｃ）に示
すように、絶縁物段差側壁にサイドスペーサ配線３ａ、
３ｂが形成される。次に、必要であれば図３（ｄ）のよ
うに一部フォトレジスト７ａ、７ｂをパターニングした
後にサイドスペーサ配線３ａ、３ｂの一部をエッチング
して、図４（ａ）のようにパターニングする。
製造方法を、図３、図４に基づいて説明する。図３
（ａ）は下地凹部１、下地凸部２を有する酸化膜等の絶
縁物下地段差部を示す。次に、図３（ｂ）のようにポリ
シリコン等の配線用金属を被覆した後、下層配線６を形
成し、次に全面に絶縁膜、そして、スペーサ配線となる
中間絶縁膜を全面に形成した後、異方性の強いエッチン
グ条件でエッチングを行うことにより、図３（ｃ）に示
すように、絶縁物段差側壁にサイドスペーサ配線３ａ、
３ｂが形成される。次に、必要であれば図３（ｄ）のよ
うに一部フォトレジスト７ａ、７ｂをパターニングした
後にサイドスペーサ配線３ａ、３ｂの一部をエッチング
して、図４（ａ）のようにパターニングする。
【０００９】次に、中間絶縁膜を形成し、コンタクト孔
４ａ、４ｂを開口する。次に、アルミニウム配線等の上
層配線５ａ、５ｂを形成することにより、図４（ｂ）に
示すようなサイドスペーサ配線３ａと、上層配線５ａ、
５ｂとの接合部を形成することができる。
４ａ、４ｂを開口する。次に、アルミニウム配線等の上
層配線５ａ、５ｂを形成することにより、図４（ｂ）に
示すようなサイドスペーサ配線３ａと、上層配線５ａ、
５ｂとの接合部を形成することができる。
【００１０】最後に、本発明の第３実施例の半導体装置
の製造方法を図５、図６に基づいて説明する。酸化膜等
の下地段差部のポリシリコンサイドスペーサ配線を形成
するとき、ポリシリコン１３をデポジション後、図５
（ａ）、図６（ａ）に示すように、コンタクト孔を開口
しようとする部分に、コンタクト孔より大きめに、フォ
トレジスト８をパターニングしエッチングを行う。する
と、図５（ｂ）、図６（ｂ）に示すようなポリシリコン
パターン２３と、サイドスペーサ配線３ａ、３ｂが形成
される。次に中間絶縁膜２４を形成し、コンタクト孔４
ａを開口する。次に、例えばアルミニウム配線等の上層
配線５ａを形成することにより、図５（ｃ）、図６
（ｃ）に示すようなサイドスペーサ配線３ａと、上層配
線５ａとの接合部を形成することができる。
の製造方法を図５、図６に基づいて説明する。酸化膜等
の下地段差部のポリシリコンサイドスペーサ配線を形成
するとき、ポリシリコン１３をデポジション後、図５
（ａ）、図６（ａ）に示すように、コンタクト孔を開口
しようとする部分に、コンタクト孔より大きめに、フォ
トレジスト８をパターニングしエッチングを行う。する
と、図５（ｂ）、図６（ｂ）に示すようなポリシリコン
パターン２３と、サイドスペーサ配線３ａ、３ｂが形成
される。次に中間絶縁膜２４を形成し、コンタクト孔４
ａを開口する。次に、例えばアルミニウム配線等の上層
配線５ａを形成することにより、図５（ｃ）、図６
（ｃ）に示すようなサイドスペーサ配線３ａと、上層配
線５ａとの接合部を形成することができる。
【００１１】
【発明の効果】この発明は、以上説明したようにサイド
スペーサ配線であるために配線巾を非常に細く形成でき
る。またエッチング時に、フォトレジストでマスクをせ
ずに異方性エッチングを行うため、フォトリソグラフィ
工程が簡略化できる。また、サイドスペーサ配線と上層
配線との接合部を、より狭い面積で形成することができ
るため、配線間隔を狭くすることができ、より高集積な
回路を形成することができるという効果がある。
スペーサ配線であるために配線巾を非常に細く形成でき
る。またエッチング時に、フォトレジストでマスクをせ
ずに異方性エッチングを行うため、フォトリソグラフィ
工程が簡略化できる。また、サイドスペーサ配線と上層
配線との接合部を、より狭い面積で形成することができ
るため、配線間隔を狭くすることができ、より高集積な
回路を形成することができるという効果がある。
【図１】（ａ）〜（ｃ）は本発明の第１実施例の半導体
装置の製造方法を示す工程順平面図である。
装置の製造方法を示す工程順平面図である。
【図２】（ａ）〜（ｃ）は本発明の第１実施例の半導体
装置の製造方法を示す工程順断面図である。
装置の製造方法を示す工程順断面図である。
【図３】（ａ）〜（ｄ）は第２実施例の半導体装置の製
造方法を示す前半工程順平面図である。
造方法を示す前半工程順平面図である。
【図４】（ａ）、（ｂ）は第２実施例の半導体装置の製
造方法を示す後半工程順平面図である。
造方法を示す後半工程順平面図である。
【図５】（ａ）〜（ｃ）は第３実施例の半導体装置の製
造方法を示す工程順平面図である。
造方法を示す工程順平面図である。
【図６】（ａ）〜（ｃ）は第３実施例の半導体装置の製
造方法を示す工程順断面図である。
造方法を示す工程順断面図である。
【図７】（ａ）〜（ｃ）は従来の半導体装置の製造方法
を示す工程順平面図である。
を示す工程順平面図である。
１ 下地凹部 ２ 下地凸部 ３ａ、３ｂ サイドスペーサ配線 ４ａ、４ｂ コンタクト孔 ５ａ、５ｂ 上層配線 ６ 下層配線 ７ａ、７ｂ フォトレジスト
Claims (1)
- 【請求項１】 半導体の下地基板段差部に、下層配線用
金属を被覆する工程と、前記下層配線用金属に異方性の
エッチングを施し、前記段差部側面のみに前記下層配線
用金属を残す工程と、中間絶縁膜を被覆する工程と、前
記中間絶縁膜の所望の場所をエッチングしコンタクト孔
を開口する工程と、前記コンタクト孔を介し前記下層配
線用金属と接続する上層配線を形成する工程とからなる
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1575193A JPH06232123A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1575193A JPH06232123A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232123A true JPH06232123A (ja) | 1994-08-19 |
Family
ID=11897480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1575193A Pending JPH06232123A (ja) | 1993-02-02 | 1993-02-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06232123A (ja) |
-
1993
- 1993-02-02 JP JP1575193A patent/JPH06232123A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223103B1 (ko) | 위치맞춤마크의 형성방법 | |
| JPH06232123A (ja) | 半導体装置の製造方法 | |
| JPH09129732A (ja) | 半導体装置の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JP3007994B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR0163087B1 (ko) | 반도체장치의 콘택홀의 형성방법 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| JPH04324673A (ja) | 薄膜抵抗形成法 | |
| JPS5994457A (ja) | 半導体装置 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| KR910003761A (ko) | 반도체 소자의 다층금속배선 공정방법 | |
| JPH04255215A (ja) | 半導体装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPH0325973A (ja) | 半導体装置 | |
| JPH0478168A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS62150746A (ja) | 半導体装置の配線形成方法 | |
| JPS61161715A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 |